Branch data Line data Source code
1 : : // SPDX-License-Identifier: GPL-2.0
2 : : #include <linux/init.h>
3 : : #include <linux/pci.h>
4 : : #include <linux/topology.h>
5 : : #include <linux/cpu.h>
6 : : #include <linux/range.h>
7 : :
8 : : #include <asm/amd_nb.h>
9 : : #include <asm/pci_x86.h>
10 : :
11 : : #include <asm/pci-direct.h>
12 : :
13 : : #include "bus_numa.h"
14 : :
15 : : #define AMD_NB_F0_NODE_ID 0x60
16 : : #define AMD_NB_F0_UNIT_ID 0x64
17 : : #define AMD_NB_F1_CONFIG_MAP_REG 0xe0
18 : :
19 : : #define RANGE_NUM 16
20 : : #define AMD_NB_F1_CONFIG_MAP_RANGES 4
21 : :
22 : : struct amd_hostbridge {
23 : : u32 bus;
24 : : u32 slot;
25 : : u32 device;
26 : : };
27 : :
28 : : /*
29 : : * IMPORTANT NOTE:
30 : : * hb_probes[] and early_root_info_init() is in maintenance mode.
31 : : * It only supports K8, Fam10h, Fam11h, and Fam15h_00h-0fh .
32 : : * Future processor will rely on information in ACPI.
33 : : */
34 : : static struct amd_hostbridge hb_probes[] __initdata = {
35 : : { 0, 0x18, 0x1100 }, /* K8 */
36 : : { 0, 0x18, 0x1200 }, /* Family10h */
37 : : { 0xff, 0, 0x1200 }, /* Family10h */
38 : : { 0, 0x18, 0x1300 }, /* Family11h */
39 : : { 0, 0x18, 0x1600 }, /* Family15h */
40 : : };
41 : :
42 : 0 : static struct pci_root_info __init *find_pci_root_info(int node, int link)
43 : : {
44 : 0 : struct pci_root_info *info;
45 : :
46 : : /* find the position */
47 [ # # ]: 0 : list_for_each_entry(info, &pci_root_infos, list)
48 [ # # # # ]: 0 : if (info->node == node && info->link == link)
49 : 0 : return info;
50 : :
51 : : return NULL;
52 : : }
53 : :
54 : : /**
55 : : * early_root_info_init()
56 : : * called before pcibios_scan_root and pci_scan_bus
57 : : * fills the mp_bus_to_cpumask array based according
58 : : * to the LDT Bus Number Registers found in the northbridge.
59 : : */
60 : 28 : static int __init early_root_info_init(void)
61 : : {
62 : 28 : int i;
63 : 28 : unsigned bus;
64 : 28 : unsigned slot;
65 : 28 : int node;
66 : 28 : int link;
67 : 28 : int def_node;
68 : 28 : int def_link;
69 : 28 : struct pci_root_info *info;
70 : 28 : u32 reg;
71 : 28 : u64 start;
72 : 28 : u64 end;
73 : 28 : struct range range[RANGE_NUM];
74 : 28 : u64 val;
75 : 28 : u32 address;
76 : 28 : bool found;
77 : 28 : struct resource fam10h_mmconf_res, *fam10h_mmconf;
78 : 28 : u64 fam10h_mmconf_start;
79 : 28 : u64 fam10h_mmconf_end;
80 : :
81 [ + - ]: 28 : if (!early_pci_allowed())
82 : : return -1;
83 : :
84 : : found = false;
85 [ + + ]: 168 : for (i = 0; i < ARRAY_SIZE(hb_probes); i++) {
86 : 140 : u32 id;
87 : 140 : u16 device;
88 : 140 : u16 vendor;
89 : :
90 : 140 : bus = hb_probes[i].bus;
91 : 140 : slot = hb_probes[i].slot;
92 : 140 : id = read_pci_config(bus, slot, 0, PCI_VENDOR_ID);
93 : 140 : vendor = id & 0xffff;
94 : 140 : device = (id>>16) & 0xffff;
95 : :
96 : 140 : if (vendor != PCI_VENDOR_ID_AMD &&
97 [ + - ]: 140 : vendor != PCI_VENDOR_ID_HYGON)
98 : 140 : continue;
99 : :
100 [ # # ]: 0 : if (hb_probes[i].device == device) {
101 : : found = true;
102 : : break;
103 : : }
104 : : }
105 : :
106 [ - + ]: 28 : if (!found)
107 : : return 0;
108 : :
109 : : /*
110 : : * We should learn topology and routing information from _PXM and
111 : : * _CRS methods in the ACPI namespace. We extract node numbers
112 : : * here to work around BIOSes that don't supply _PXM.
113 : : */
114 [ # # ]: 0 : for (i = 0; i < AMD_NB_F1_CONFIG_MAP_RANGES; i++) {
115 : 0 : int min_bus;
116 : 0 : int max_bus;
117 : 0 : reg = read_pci_config(bus, slot, 1,
118 : 0 : AMD_NB_F1_CONFIG_MAP_REG + (i << 2));
119 : :
120 : : /* Check if that register is enabled for bus range */
121 [ # # ]: 0 : if ((reg & 7) != 3)
122 : 0 : continue;
123 : :
124 : 0 : min_bus = (reg >> 16) & 0xff;
125 : 0 : max_bus = (reg >> 24) & 0xff;
126 : 0 : node = (reg >> 4) & 0x07;
127 : 0 : link = (reg >> 8) & 0x03;
128 : :
129 : 0 : info = alloc_pci_root_info(min_bus, max_bus, node, link);
130 : : }
131 : :
132 : : /*
133 : : * The following code extracts routing information for use on old
134 : : * systems where Linux doesn't automatically use host bridge _CRS
135 : : * methods (or when the user specifies "pci=nocrs").
136 : : *
137 : : * We only do this through Fam11h, because _CRS should be enough on
138 : : * newer systems.
139 : : */
140 [ # # ]: 0 : if (boot_cpu_data.x86 > 0x11)
141 : : return 0;
142 : :
143 : : /* get the default node and link for left over res */
144 : 0 : reg = read_pci_config(bus, slot, 0, AMD_NB_F0_NODE_ID);
145 : 0 : def_node = (reg >> 8) & 0x07;
146 : 0 : reg = read_pci_config(bus, slot, 0, AMD_NB_F0_UNIT_ID);
147 : 0 : def_link = (reg >> 8) & 0x03;
148 : :
149 : 0 : memset(range, 0, sizeof(range));
150 : 0 : add_range(range, RANGE_NUM, 0, 0, 0xffff + 1);
151 : : /* io port resource */
152 [ # # ]: 0 : for (i = 0; i < 4; i++) {
153 : 0 : reg = read_pci_config(bus, slot, 1, 0xc0 + (i << 3));
154 [ # # ]: 0 : if (!(reg & 3))
155 : 0 : continue;
156 : :
157 : 0 : start = reg & 0xfff000;
158 : 0 : reg = read_pci_config(bus, slot, 1, 0xc4 + (i << 3));
159 : 0 : node = reg & 0x07;
160 : 0 : link = (reg >> 4) & 0x03;
161 : 0 : end = (reg & 0xfff000) | 0xfff;
162 : :
163 : 0 : info = find_pci_root_info(node, link);
164 [ # # ]: 0 : if (!info)
165 : 0 : continue; /* not found */
166 : :
167 : 0 : printk(KERN_DEBUG "node %d link %d: io port [%llx, %llx]\n",
168 : : node, link, start, end);
169 : :
170 : : /* kernel only handle 16 bit only */
171 : 0 : if (end > 0xffff)
172 : : end = 0xffff;
173 : 0 : update_res(info, start, end, IORESOURCE_IO, 1);
174 : 0 : subtract_range(range, RANGE_NUM, start, end + 1);
175 : : }
176 : : /* add left over io port range to def node/link, [0, 0xffff] */
177 : : /* find the position */
178 : 0 : info = find_pci_root_info(def_node, def_link);
179 [ # # ]: 0 : if (info) {
180 [ # # ]: 0 : for (i = 0; i < RANGE_NUM; i++) {
181 [ # # ]: 0 : if (!range[i].end)
182 : 0 : continue;
183 : :
184 : 0 : update_res(info, range[i].start, range[i].end - 1,
185 : : IORESOURCE_IO, 1);
186 : : }
187 : : }
188 : :
189 : 0 : memset(range, 0, sizeof(range));
190 : : /* 0xfd00000000-0xffffffffff for HT */
191 : 0 : end = cap_resource((0xfdULL<<32) - 1);
192 : 0 : end++;
193 : 0 : add_range(range, RANGE_NUM, 0, 0, end);
194 : :
195 : : /* need to take out [0, TOM) for RAM*/
196 : 0 : address = MSR_K8_TOP_MEM1;
197 : 0 : rdmsrl(address, val);
198 : 0 : end = (val & 0xffffff800000ULL);
199 : 0 : printk(KERN_INFO "TOM: %016llx aka %lldM\n", end, end>>20);
200 [ # # ]: 0 : if (end < (1ULL<<32))
201 : 0 : subtract_range(range, RANGE_NUM, 0, end);
202 : :
203 : : /* get mmconfig */
204 : 0 : fam10h_mmconf = amd_get_mmconfig_range(&fam10h_mmconf_res);
205 : : /* need to take out mmconf range */
206 [ # # ]: 0 : if (fam10h_mmconf) {
207 : 0 : printk(KERN_DEBUG "Fam 10h mmconf %pR\n", fam10h_mmconf);
208 : 0 : fam10h_mmconf_start = fam10h_mmconf->start;
209 : 0 : fam10h_mmconf_end = fam10h_mmconf->end;
210 : 0 : subtract_range(range, RANGE_NUM, fam10h_mmconf_start,
211 : : fam10h_mmconf_end + 1);
212 : : } else {
213 : : fam10h_mmconf_start = 0;
214 : : fam10h_mmconf_end = 0;
215 : : }
216 : :
217 : : /* mmio resource */
218 [ # # ]: 0 : for (i = 0; i < 8; i++) {
219 : 0 : reg = read_pci_config(bus, slot, 1, 0x80 + (i << 3));
220 [ # # ]: 0 : if (!(reg & 3))
221 : 0 : continue;
222 : :
223 : 0 : start = reg & 0xffffff00; /* 39:16 on 31:8*/
224 : 0 : start <<= 8;
225 : 0 : reg = read_pci_config(bus, slot, 1, 0x84 + (i << 3));
226 : 0 : node = reg & 0x07;
227 : 0 : link = (reg >> 4) & 0x03;
228 : 0 : end = (reg & 0xffffff00);
229 : 0 : end <<= 8;
230 : 0 : end |= 0xffff;
231 : :
232 : 0 : info = find_pci_root_info(node, link);
233 : :
234 [ # # ]: 0 : if (!info)
235 : 0 : continue;
236 : :
237 : 0 : printk(KERN_DEBUG "node %d link %d: mmio [%llx, %llx]",
238 : : node, link, start, end);
239 : : /*
240 : : * some sick allocation would have range overlap with fam10h
241 : : * mmconf range, so need to update start and end.
242 : : */
243 [ # # ]: 0 : if (fam10h_mmconf_end) {
244 : 0 : int changed = 0;
245 : 0 : u64 endx = 0;
246 : 0 : if (start >= fam10h_mmconf_start &&
247 [ # # ]: 0 : start <= fam10h_mmconf_end) {
248 : 0 : start = fam10h_mmconf_end + 1;
249 : 0 : changed = 1;
250 : : }
251 : :
252 : 0 : if (end >= fam10h_mmconf_start &&
253 [ # # ]: 0 : end <= fam10h_mmconf_end) {
254 : 0 : end = fam10h_mmconf_start - 1;
255 : 0 : changed = 1;
256 : : }
257 : :
258 : 0 : if (start < fam10h_mmconf_start &&
259 [ # # ]: 0 : end > fam10h_mmconf_end) {
260 : : /* we got a hole */
261 : 0 : endx = fam10h_mmconf_start - 1;
262 : 0 : update_res(info, start, endx, IORESOURCE_MEM, 0);
263 : 0 : subtract_range(range, RANGE_NUM, start,
264 : : endx + 1);
265 : 0 : printk(KERN_CONT " ==> [%llx, %llx]", start, endx);
266 : 0 : start = fam10h_mmconf_end + 1;
267 : 0 : changed = 1;
268 : : }
269 [ # # ]: 0 : if (changed) {
270 [ # # ]: 0 : if (start <= end) {
271 [ # # ]: 0 : printk(KERN_CONT " %s [%llx, %llx]", endx ? "and" : "==>", start, end);
272 : : } else {
273 [ # # ]: 0 : printk(KERN_CONT "%s\n", endx?"":" ==> none");
274 : 0 : continue;
275 : : }
276 : : }
277 : : }
278 : :
279 : 0 : update_res(info, cap_resource(start), cap_resource(end),
280 : : IORESOURCE_MEM, 1);
281 : 0 : subtract_range(range, RANGE_NUM, start, end + 1);
282 : 0 : printk(KERN_CONT "\n");
283 : : }
284 : :
285 : : /* need to take out [4G, TOM2) for RAM*/
286 : : /* SYS_CFG */
287 : 0 : address = MSR_K8_SYSCFG;
288 : 0 : rdmsrl(address, val);
289 : : /* TOP_MEM2 is enabled? */
290 [ # # ]: 0 : if (val & (1<<21)) {
291 : : /* TOP_MEM2 */
292 : 0 : address = MSR_K8_TOP_MEM2;
293 : 0 : rdmsrl(address, val);
294 : 0 : end = (val & 0xffffff800000ULL);
295 : 0 : printk(KERN_INFO "TOM2: %016llx aka %lldM\n", end, end>>20);
296 : 0 : subtract_range(range, RANGE_NUM, 1ULL<<32, end);
297 : : }
298 : :
299 : : /*
300 : : * add left over mmio range to def node/link ?
301 : : * that is tricky, just record range in from start_min to 4G
302 : : */
303 : 0 : info = find_pci_root_info(def_node, def_link);
304 [ # # ]: 0 : if (info) {
305 [ # # ]: 0 : for (i = 0; i < RANGE_NUM; i++) {
306 [ # # ]: 0 : if (!range[i].end)
307 : 0 : continue;
308 : :
309 : 0 : update_res(info, cap_resource(range[i].start),
310 : : cap_resource(range[i].end - 1),
311 : : IORESOURCE_MEM, 1);
312 : : }
313 : : }
314 : :
315 [ # # ]: 0 : list_for_each_entry(info, &pci_root_infos, list) {
316 : 0 : int busnum;
317 : 0 : struct pci_root_res *root_res;
318 : :
319 : 0 : busnum = info->busn.start;
320 : 0 : printk(KERN_DEBUG "bus: %pR on node %x link %x\n",
321 : : &info->busn, info->node, info->link);
322 [ # # ]: 0 : list_for_each_entry(root_res, &info->resources, list)
323 : 0 : printk(KERN_DEBUG "bus: %02x %pR\n",
324 : : busnum, &root_res->res);
325 : : }
326 : :
327 : : return 0;
328 : : }
329 : :
330 : : #define ENABLE_CF8_EXT_CFG (1ULL << 46)
331 : :
332 : 0 : static int amd_bus_cpu_online(unsigned int cpu)
333 : : {
334 : 0 : u64 reg;
335 : :
336 : 0 : rdmsrl(MSR_AMD64_NB_CFG, reg);
337 [ # # ]: 0 : if (!(reg & ENABLE_CF8_EXT_CFG)) {
338 : 0 : reg |= ENABLE_CF8_EXT_CFG;
339 : 0 : wrmsrl(MSR_AMD64_NB_CFG, reg);
340 : : }
341 : 0 : return 0;
342 : : }
343 : :
344 : 0 : static void __init pci_enable_pci_io_ecs(void)
345 : : {
346 : : #ifdef CONFIG_AMD_NB
347 : 0 : unsigned int i, n;
348 : :
349 [ # # # # ]: 0 : for (n = i = 0; !n && amd_nb_bus_dev_ranges[i].dev_limit; ++i) {
350 : 0 : u8 bus = amd_nb_bus_dev_ranges[i].bus;
351 : 0 : u8 slot = amd_nb_bus_dev_ranges[i].dev_base;
352 : 0 : u8 limit = amd_nb_bus_dev_ranges[i].dev_limit;
353 : :
354 [ # # ]: 0 : for (; slot < limit; ++slot) {
355 : 0 : u32 val = read_pci_config(bus, slot, 3, 0);
356 : :
357 [ # # ]: 0 : if (!early_is_amd_nb(val))
358 : 0 : continue;
359 : :
360 : 0 : val = read_pci_config(bus, slot, 3, 0x8c);
361 [ # # ]: 0 : if (!(val & (ENABLE_CF8_EXT_CFG >> 32))) {
362 : 0 : val |= ENABLE_CF8_EXT_CFG >> 32;
363 : 0 : write_pci_config(bus, slot, 3, 0x8c, val);
364 : : }
365 : 0 : ++n;
366 : : }
367 : : }
368 : : #endif
369 : 0 : }
370 : :
371 : 28 : static int __init pci_io_ecs_init(void)
372 : : {
373 : 28 : int ret;
374 : :
375 : : /* assume all cpus from fam10h have IO ECS */
376 [ - + ]: 28 : if (boot_cpu_data.x86 < 0x10)
377 : : return 0;
378 : :
379 : : /* Try the PCI method first. */
380 [ # # ]: 0 : if (early_pci_allowed())
381 : 0 : pci_enable_pci_io_ecs();
382 : :
383 : 0 : ret = cpuhp_setup_state(CPUHP_AP_ONLINE_DYN, "pci/amd_bus:online",
384 : : amd_bus_cpu_online, NULL);
385 [ # # ]: 0 : WARN_ON(ret < 0);
386 : :
387 : 0 : pci_probe |= PCI_HAS_IO_ECS;
388 : :
389 : 0 : return 0;
390 : : }
391 : :
392 : 28 : static int __init amd_postcore_init(void)
393 : : {
394 [ + - ]: 28 : if (boot_cpu_data.x86_vendor != X86_VENDOR_AMD &&
395 : : boot_cpu_data.x86_vendor != X86_VENDOR_HYGON)
396 : : return 0;
397 : :
398 : 28 : early_root_info_init();
399 : 28 : pci_io_ecs_init();
400 : :
401 : 28 : return 0;
402 : : }
403 : :
404 : : postcore_initcall(amd_postcore_init);
|
