Branch data Line data Source code
1 : : /*
2 : : * Copyright (c) 2010-2011 Atheros Communications Inc.
3 : : *
4 : : * Permission to use, copy, modify, and/or distribute this software for any
5 : : * purpose with or without fee is hereby granted, provided that the above
6 : : * copyright notice and this permission notice appear in all copies.
7 : : *
8 : : * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9 : : * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10 : : * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
11 : : * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12 : : * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
13 : : * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
14 : : * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15 : : */
16 : :
17 : : #include <asm/unaligned.h>
18 : : #include <linux/kernel.h>
19 : : #include "hw.h"
20 : : #include "ar9003_phy.h"
21 : : #include "ar9003_eeprom.h"
22 : : #include "ar9003_mci.h"
23 : :
24 : : #define COMP_HDR_LEN 4
25 : : #define COMP_CKSUM_LEN 2
26 : :
27 : : #define LE16(x) cpu_to_le16(x)
28 : : #define LE32(x) cpu_to_le32(x)
29 : :
30 : : /* Local defines to distinguish between extension and control CTL's */
31 : : #define EXT_ADDITIVE (0x8000)
32 : : #define CTL_11A_EXT (CTL_11A | EXT_ADDITIVE)
33 : : #define CTL_11G_EXT (CTL_11G | EXT_ADDITIVE)
34 : : #define CTL_11B_EXT (CTL_11B | EXT_ADDITIVE)
35 : :
36 : : #define SUB_NUM_CTL_MODES_AT_5G_40 2 /* excluding HT40, EXT-OFDM */
37 : : #define SUB_NUM_CTL_MODES_AT_2G_40 3 /* excluding HT40, EXT-OFDM, EXT-CCK */
38 : :
39 : : #define CTL(_tpower, _flag) ((_tpower) | ((_flag) << 6))
40 : :
41 : : #define EEPROM_DATA_LEN_9485 1088
42 : :
43 : : static int ar9003_hw_power_interpolate(int32_t x,
44 : : int32_t *px, int32_t *py, u_int16_t np);
45 : :
46 : : static const struct ar9300_eeprom ar9300_default = {
47 : : .eepromVersion = 2,
48 : : .templateVersion = 2,
49 : : .macAddr = {0, 2, 3, 4, 5, 6},
50 : : .custData = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
51 : : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
52 : : .baseEepHeader = {
53 : : .regDmn = { LE16(0), LE16(0x1f) },
54 : : .txrxMask = 0x77, /* 4 bits tx and 4 bits rx */
55 : : .opCapFlags = {
56 : : .opFlags = AR5416_OPFLAGS_11G | AR5416_OPFLAGS_11A,
57 : : .eepMisc = AR9300_EEPMISC_LITTLE_ENDIAN,
58 : : },
59 : : .rfSilent = 0,
60 : : .blueToothOptions = 0,
61 : : .deviceCap = 0,
62 : : .deviceType = 5, /* takes lower byte in eeprom location */
63 : : .pwrTableOffset = AR9300_PWR_TABLE_OFFSET,
64 : : .params_for_tuning_caps = {0, 0},
65 : : .featureEnable = 0x0c,
66 : : /*
67 : : * bit0 - enable tx temp comp - disabled
68 : : * bit1 - enable tx volt comp - disabled
69 : : * bit2 - enable fastClock - enabled
70 : : * bit3 - enable doubling - enabled
71 : : * bit4 - enable internal regulator - disabled
72 : : * bit5 - enable pa predistortion - disabled
73 : : */
74 : : .miscConfiguration = 0, /* bit0 - turn down drivestrength */
75 : : .eepromWriteEnableGpio = 3,
76 : : .wlanDisableGpio = 0,
77 : : .wlanLedGpio = 8,
78 : : .rxBandSelectGpio = 0xff,
79 : : .txrxgain = 0,
80 : : .swreg = 0,
81 : : },
82 : : .modalHeader2G = {
83 : : /* ar9300_modal_eep_header 2g */
84 : : /* 4 idle,t1,t2,b(4 bits per setting) */
85 : : .antCtrlCommon = LE32(0x110),
86 : : /* 4 ra1l1, ra2l1, ra1l2, ra2l2, ra12 */
87 : : .antCtrlCommon2 = LE32(0x22222),
88 : :
89 : : /*
90 : : * antCtrlChain[AR9300_MAX_CHAINS]; 6 idle, t, r,
91 : : * rx1, rx12, b (2 bits each)
92 : : */
93 : : .antCtrlChain = { LE16(0x150), LE16(0x150), LE16(0x150) },
94 : :
95 : : /*
96 : : * xatten1DB[AR9300_MAX_CHAINS]; 3 xatten1_db
97 : : * for ar9280 (0xa20c/b20c 5:0)
98 : : */
99 : : .xatten1DB = {0, 0, 0},
100 : :
101 : : /*
102 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
103 : : * for ar9280 (0xa20c/b20c 16:12
104 : : */
105 : : .xatten1Margin = {0, 0, 0},
106 : : .tempSlope = 36,
107 : : .voltSlope = 0,
108 : :
109 : : /*
110 : : * spurChans[OSPREY_EEPROM_MODAL_SPURS]; spur
111 : : * channels in usual fbin coding format
112 : : */
113 : : .spurChans = {0, 0, 0, 0, 0},
114 : :
115 : : /*
116 : : * noiseFloorThreshCh[AR9300_MAX_CHAINS]; 3 Check
117 : : * if the register is per chain
118 : : */
119 : : .noiseFloorThreshCh = {-1, 0, 0},
120 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
121 : : .quick_drop = 0,
122 : : .xpaBiasLvl = 0,
123 : : .txFrameToDataStart = 0x0e,
124 : : .txFrameToPaOn = 0x0e,
125 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
126 : : .antennaGain = 0,
127 : : .switchSettling = 0x2c,
128 : : .adcDesiredSize = -30,
129 : : .txEndToXpaOff = 0,
130 : : .txEndToRxOn = 0x2,
131 : : .txFrameToXpaOn = 0xe,
132 : : .thresh62 = 28,
133 : : .papdRateMaskHt20 = LE32(0x0cf0e0e0),
134 : : .papdRateMaskHt40 = LE32(0x6cf0e0e0),
135 : : .switchcomspdt = 0,
136 : : .xlna_bias_strength = 0,
137 : : .futureModal = {
138 : : 0, 0, 0, 0, 0, 0, 0,
139 : : },
140 : : },
141 : : .base_ext1 = {
142 : : .ant_div_control = 0,
143 : : .future = {0, 0},
144 : : .tempslopextension = {0, 0, 0, 0, 0, 0, 0, 0}
145 : : },
146 : : .calFreqPier2G = {
147 : : FREQ2FBIN(2412, 1),
148 : : FREQ2FBIN(2437, 1),
149 : : FREQ2FBIN(2472, 1),
150 : : },
151 : : /* ar9300_cal_data_per_freq_op_loop 2g */
152 : : .calPierData2G = {
153 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
154 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
155 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
156 : : },
157 : : .calTarget_freqbin_Cck = {
158 : : FREQ2FBIN(2412, 1),
159 : : FREQ2FBIN(2484, 1),
160 : : },
161 : : .calTarget_freqbin_2G = {
162 : : FREQ2FBIN(2412, 1),
163 : : FREQ2FBIN(2437, 1),
164 : : FREQ2FBIN(2472, 1)
165 : : },
166 : : .calTarget_freqbin_2GHT20 = {
167 : : FREQ2FBIN(2412, 1),
168 : : FREQ2FBIN(2437, 1),
169 : : FREQ2FBIN(2472, 1)
170 : : },
171 : : .calTarget_freqbin_2GHT40 = {
172 : : FREQ2FBIN(2412, 1),
173 : : FREQ2FBIN(2437, 1),
174 : : FREQ2FBIN(2472, 1)
175 : : },
176 : : .calTargetPowerCck = {
177 : : /* 1L-5L,5S,11L,11S */
178 : : { {36, 36, 36, 36} },
179 : : { {36, 36, 36, 36} },
180 : : },
181 : : .calTargetPower2G = {
182 : : /* 6-24,36,48,54 */
183 : : { {32, 32, 28, 24} },
184 : : { {32, 32, 28, 24} },
185 : : { {32, 32, 28, 24} },
186 : : },
187 : : .calTargetPower2GHT20 = {
188 : : { {32, 32, 32, 32, 28, 20, 32, 32, 28, 20, 32, 32, 28, 20} },
189 : : { {32, 32, 32, 32, 28, 20, 32, 32, 28, 20, 32, 32, 28, 20} },
190 : : { {32, 32, 32, 32, 28, 20, 32, 32, 28, 20, 32, 32, 28, 20} },
191 : : },
192 : : .calTargetPower2GHT40 = {
193 : : { {32, 32, 32, 32, 28, 20, 32, 32, 28, 20, 32, 32, 28, 20} },
194 : : { {32, 32, 32, 32, 28, 20, 32, 32, 28, 20, 32, 32, 28, 20} },
195 : : { {32, 32, 32, 32, 28, 20, 32, 32, 28, 20, 32, 32, 28, 20} },
196 : : },
197 : : .ctlIndex_2G = {
198 : : 0x11, 0x12, 0x15, 0x17, 0x41, 0x42,
199 : : 0x45, 0x47, 0x31, 0x32, 0x35, 0x37,
200 : : },
201 : : .ctl_freqbin_2G = {
202 : : {
203 : : FREQ2FBIN(2412, 1),
204 : : FREQ2FBIN(2417, 1),
205 : : FREQ2FBIN(2457, 1),
206 : : FREQ2FBIN(2462, 1)
207 : : },
208 : : {
209 : : FREQ2FBIN(2412, 1),
210 : : FREQ2FBIN(2417, 1),
211 : : FREQ2FBIN(2462, 1),
212 : : 0xFF,
213 : : },
214 : :
215 : : {
216 : : FREQ2FBIN(2412, 1),
217 : : FREQ2FBIN(2417, 1),
218 : : FREQ2FBIN(2462, 1),
219 : : 0xFF,
220 : : },
221 : : {
222 : : FREQ2FBIN(2422, 1),
223 : : FREQ2FBIN(2427, 1),
224 : : FREQ2FBIN(2447, 1),
225 : : FREQ2FBIN(2452, 1)
226 : : },
227 : :
228 : : {
229 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
230 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
231 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
232 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(2484, 1),
233 : : },
234 : :
235 : : {
236 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
237 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
238 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
239 : : 0,
240 : : },
241 : :
242 : : {
243 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
244 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
245 : : FREQ2FBIN(2472, 1),
246 : : 0,
247 : : },
248 : :
249 : : {
250 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
251 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
252 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
253 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
254 : : },
255 : :
256 : : {
257 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
258 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
259 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
260 : : },
261 : :
262 : : {
263 : : /* Data[9].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
264 : : /* Data[9].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
265 : : /* Data[9].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
266 : : 0
267 : : },
268 : :
269 : : {
270 : : /* Data[10].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
271 : : /* Data[10].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
272 : : /* Data[10].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
273 : : 0
274 : : },
275 : :
276 : : {
277 : : /* Data[11].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
278 : : /* Data[11].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
279 : : /* Data[11].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
280 : : /* Data[11].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
281 : : }
282 : : },
283 : : .ctlPowerData_2G = {
284 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
285 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
286 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 1) } },
287 : :
288 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0) } },
289 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
290 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
291 : :
292 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0) } },
293 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
294 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
295 : :
296 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
297 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
298 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
299 : : },
300 : : .modalHeader5G = {
301 : : /* 4 idle,t1,t2,b (4 bits per setting) */
302 : : .antCtrlCommon = LE32(0x110),
303 : : /* 4 ra1l1, ra2l1, ra1l2,ra2l2,ra12 */
304 : : .antCtrlCommon2 = LE32(0x22222),
305 : : /* antCtrlChain 6 idle, t,r,rx1,rx12,b (2 bits each) */
306 : : .antCtrlChain = {
307 : : LE16(0x000), LE16(0x000), LE16(0x000),
308 : : },
309 : : /* xatten1DB 3 xatten1_db for AR9280 (0xa20c/b20c 5:0) */
310 : : .xatten1DB = {0, 0, 0},
311 : :
312 : : /*
313 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
314 : : * for merlin (0xa20c/b20c 16:12
315 : : */
316 : : .xatten1Margin = {0, 0, 0},
317 : : .tempSlope = 68,
318 : : .voltSlope = 0,
319 : : /* spurChans spur channels in usual fbin coding format */
320 : : .spurChans = {0, 0, 0, 0, 0},
321 : : /* noiseFloorThreshCh Check if the register is per chain */
322 : : .noiseFloorThreshCh = {-1, 0, 0},
323 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
324 : : .quick_drop = 0,
325 : : .xpaBiasLvl = 0,
326 : : .txFrameToDataStart = 0x0e,
327 : : .txFrameToPaOn = 0x0e,
328 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
329 : : .antennaGain = 0,
330 : : .switchSettling = 0x2d,
331 : : .adcDesiredSize = -30,
332 : : .txEndToXpaOff = 0,
333 : : .txEndToRxOn = 0x2,
334 : : .txFrameToXpaOn = 0xe,
335 : : .thresh62 = 28,
336 : : .papdRateMaskHt20 = LE32(0x0c80c080),
337 : : .papdRateMaskHt40 = LE32(0x0080c080),
338 : : .switchcomspdt = 0,
339 : : .xlna_bias_strength = 0,
340 : : .futureModal = {
341 : : 0, 0, 0, 0, 0, 0, 0,
342 : : },
343 : : },
344 : : .base_ext2 = {
345 : : .tempSlopeLow = 0,
346 : : .tempSlopeHigh = 0,
347 : : .xatten1DBLow = {0, 0, 0},
348 : : .xatten1MarginLow = {0, 0, 0},
349 : : .xatten1DBHigh = {0, 0, 0},
350 : : .xatten1MarginHigh = {0, 0, 0}
351 : : },
352 : : .calFreqPier5G = {
353 : : FREQ2FBIN(5180, 0),
354 : : FREQ2FBIN(5220, 0),
355 : : FREQ2FBIN(5320, 0),
356 : : FREQ2FBIN(5400, 0),
357 : : FREQ2FBIN(5500, 0),
358 : : FREQ2FBIN(5600, 0),
359 : : FREQ2FBIN(5725, 0),
360 : : FREQ2FBIN(5825, 0)
361 : : },
362 : : .calPierData5G = {
363 : : {
364 : : {0, 0, 0, 0, 0},
365 : : {0, 0, 0, 0, 0},
366 : : {0, 0, 0, 0, 0},
367 : : {0, 0, 0, 0, 0},
368 : : {0, 0, 0, 0, 0},
369 : : {0, 0, 0, 0, 0},
370 : : {0, 0, 0, 0, 0},
371 : : {0, 0, 0, 0, 0},
372 : : },
373 : : {
374 : : {0, 0, 0, 0, 0},
375 : : {0, 0, 0, 0, 0},
376 : : {0, 0, 0, 0, 0},
377 : : {0, 0, 0, 0, 0},
378 : : {0, 0, 0, 0, 0},
379 : : {0, 0, 0, 0, 0},
380 : : {0, 0, 0, 0, 0},
381 : : {0, 0, 0, 0, 0},
382 : : },
383 : : {
384 : : {0, 0, 0, 0, 0},
385 : : {0, 0, 0, 0, 0},
386 : : {0, 0, 0, 0, 0},
387 : : {0, 0, 0, 0, 0},
388 : : {0, 0, 0, 0, 0},
389 : : {0, 0, 0, 0, 0},
390 : : {0, 0, 0, 0, 0},
391 : : {0, 0, 0, 0, 0},
392 : : },
393 : :
394 : : },
395 : : .calTarget_freqbin_5G = {
396 : : FREQ2FBIN(5180, 0),
397 : : FREQ2FBIN(5220, 0),
398 : : FREQ2FBIN(5320, 0),
399 : : FREQ2FBIN(5400, 0),
400 : : FREQ2FBIN(5500, 0),
401 : : FREQ2FBIN(5600, 0),
402 : : FREQ2FBIN(5725, 0),
403 : : FREQ2FBIN(5825, 0)
404 : : },
405 : : .calTarget_freqbin_5GHT20 = {
406 : : FREQ2FBIN(5180, 0),
407 : : FREQ2FBIN(5240, 0),
408 : : FREQ2FBIN(5320, 0),
409 : : FREQ2FBIN(5500, 0),
410 : : FREQ2FBIN(5700, 0),
411 : : FREQ2FBIN(5745, 0),
412 : : FREQ2FBIN(5725, 0),
413 : : FREQ2FBIN(5825, 0)
414 : : },
415 : : .calTarget_freqbin_5GHT40 = {
416 : : FREQ2FBIN(5180, 0),
417 : : FREQ2FBIN(5240, 0),
418 : : FREQ2FBIN(5320, 0),
419 : : FREQ2FBIN(5500, 0),
420 : : FREQ2FBIN(5700, 0),
421 : : FREQ2FBIN(5745, 0),
422 : : FREQ2FBIN(5725, 0),
423 : : FREQ2FBIN(5825, 0)
424 : : },
425 : : .calTargetPower5G = {
426 : : /* 6-24,36,48,54 */
427 : : { {20, 20, 20, 10} },
428 : : { {20, 20, 20, 10} },
429 : : { {20, 20, 20, 10} },
430 : : { {20, 20, 20, 10} },
431 : : { {20, 20, 20, 10} },
432 : : { {20, 20, 20, 10} },
433 : : { {20, 20, 20, 10} },
434 : : { {20, 20, 20, 10} },
435 : : },
436 : : .calTargetPower5GHT20 = {
437 : : /*
438 : : * 0_8_16,1-3_9-11_17-19,
439 : : * 4,5,6,7,12,13,14,15,20,21,22,23
440 : : */
441 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
442 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
443 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
444 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
445 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
446 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
447 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
448 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
449 : : },
450 : : .calTargetPower5GHT40 = {
451 : : /*
452 : : * 0_8_16,1-3_9-11_17-19,
453 : : * 4,5,6,7,12,13,14,15,20,21,22,23
454 : : */
455 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
456 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
457 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
458 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
459 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
460 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
461 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
462 : : { {20, 20, 10, 10, 0, 0, 10, 10, 0, 0, 10, 10, 0, 0} },
463 : : },
464 : : .ctlIndex_5G = {
465 : : 0x10, 0x16, 0x18, 0x40, 0x46,
466 : : 0x48, 0x30, 0x36, 0x38
467 : : },
468 : : .ctl_freqbin_5G = {
469 : : {
470 : : /* Data[0].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
471 : : /* Data[0].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
472 : : /* Data[0].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
473 : : /* Data[0].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
474 : : /* Data[0].ctlEdges[4].bChannel */ FREQ2FBIN(5600, 0),
475 : : /* Data[0].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
476 : : /* Data[0].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
477 : : /* Data[0].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
478 : : },
479 : : {
480 : : /* Data[1].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
481 : : /* Data[1].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
482 : : /* Data[1].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
483 : : /* Data[1].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
484 : : /* Data[1].ctlEdges[4].bChannel */ FREQ2FBIN(5520, 0),
485 : : /* Data[1].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
486 : : /* Data[1].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
487 : : /* Data[1].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
488 : : },
489 : :
490 : : {
491 : : /* Data[2].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
492 : : /* Data[2].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
493 : : /* Data[2].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
494 : : /* Data[2].ctlEdges[3].bChannel */ FREQ2FBIN(5310, 0),
495 : : /* Data[2].ctlEdges[4].bChannel */ FREQ2FBIN(5510, 0),
496 : : /* Data[2].ctlEdges[5].bChannel */ FREQ2FBIN(5550, 0),
497 : : /* Data[2].ctlEdges[6].bChannel */ FREQ2FBIN(5670, 0),
498 : : /* Data[2].ctlEdges[7].bChannel */ FREQ2FBIN(5755, 0)
499 : : },
500 : :
501 : : {
502 : : /* Data[3].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
503 : : /* Data[3].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
504 : : /* Data[3].ctlEdges[2].bChannel */ FREQ2FBIN(5260, 0),
505 : : /* Data[3].ctlEdges[3].bChannel */ FREQ2FBIN(5320, 0),
506 : : /* Data[3].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
507 : : /* Data[3].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
508 : : /* Data[3].ctlEdges[6].bChannel */ 0xFF,
509 : : /* Data[3].ctlEdges[7].bChannel */ 0xFF,
510 : : },
511 : :
512 : : {
513 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
514 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
515 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(5500, 0),
516 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(5700, 0),
517 : : /* Data[4].ctlEdges[4].bChannel */ 0xFF,
518 : : /* Data[4].ctlEdges[5].bChannel */ 0xFF,
519 : : /* Data[4].ctlEdges[6].bChannel */ 0xFF,
520 : : /* Data[4].ctlEdges[7].bChannel */ 0xFF,
521 : : },
522 : :
523 : : {
524 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
525 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(5270, 0),
526 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(5310, 0),
527 : : /* Data[5].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
528 : : /* Data[5].ctlEdges[4].bChannel */ FREQ2FBIN(5590, 0),
529 : : /* Data[5].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
530 : : /* Data[5].ctlEdges[6].bChannel */ 0xFF,
531 : : /* Data[5].ctlEdges[7].bChannel */ 0xFF
532 : : },
533 : :
534 : : {
535 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
536 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
537 : : /* Data[6].ctlEdges[2].bChannel */ FREQ2FBIN(5220, 0),
538 : : /* Data[6].ctlEdges[3].bChannel */ FREQ2FBIN(5260, 0),
539 : : /* Data[6].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
540 : : /* Data[6].ctlEdges[5].bChannel */ FREQ2FBIN(5600, 0),
541 : : /* Data[6].ctlEdges[6].bChannel */ FREQ2FBIN(5700, 0),
542 : : /* Data[6].ctlEdges[7].bChannel */ FREQ2FBIN(5745, 0)
543 : : },
544 : :
545 : : {
546 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
547 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
548 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(5320, 0),
549 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
550 : : /* Data[7].ctlEdges[4].bChannel */ FREQ2FBIN(5560, 0),
551 : : /* Data[7].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
552 : : /* Data[7].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
553 : : /* Data[7].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
554 : : },
555 : :
556 : : {
557 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
558 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
559 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
560 : : /* Data[8].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
561 : : /* Data[8].ctlEdges[4].bChannel */ FREQ2FBIN(5550, 0),
562 : : /* Data[8].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
563 : : /* Data[8].ctlEdges[6].bChannel */ FREQ2FBIN(5755, 0),
564 : : /* Data[8].ctlEdges[7].bChannel */ FREQ2FBIN(5795, 0)
565 : : }
566 : : },
567 : : .ctlPowerData_5G = {
568 : : {
569 : : {
570 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
571 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
572 : : }
573 : : },
574 : : {
575 : : {
576 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
577 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
578 : : }
579 : : },
580 : : {
581 : : {
582 : : CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 1),
583 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
584 : : }
585 : : },
586 : : {
587 : : {
588 : : CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0),
589 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
590 : : }
591 : : },
592 : : {
593 : : {
594 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
595 : : CTL(60, 0), CTL(60, 0), CTL(60, 0), CTL(60, 0),
596 : : }
597 : : },
598 : : {
599 : : {
600 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
601 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
602 : : }
603 : : },
604 : : {
605 : : {
606 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
607 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
608 : : }
609 : : },
610 : : {
611 : : {
612 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
613 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
614 : : }
615 : : },
616 : : {
617 : : {
618 : : CTL(60, 1), CTL(60, 0), CTL(60, 1), CTL(60, 1),
619 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
620 : : }
621 : : },
622 : : }
623 : : };
624 : :
625 : : static const struct ar9300_eeprom ar9300_x113 = {
626 : : .eepromVersion = 2,
627 : : .templateVersion = 6,
628 : : .macAddr = {0x00, 0x03, 0x7f, 0x0, 0x0, 0x0},
629 : : .custData = {"x113-023-f0000"},
630 : : .baseEepHeader = {
631 : : .regDmn = { LE16(0), LE16(0x1f) },
632 : : .txrxMask = 0x77, /* 4 bits tx and 4 bits rx */
633 : : .opCapFlags = {
634 : : .opFlags = AR5416_OPFLAGS_11A,
635 : : .eepMisc = AR9300_EEPMISC_LITTLE_ENDIAN,
636 : : },
637 : : .rfSilent = 0,
638 : : .blueToothOptions = 0,
639 : : .deviceCap = 0,
640 : : .deviceType = 5, /* takes lower byte in eeprom location */
641 : : .pwrTableOffset = AR9300_PWR_TABLE_OFFSET,
642 : : .params_for_tuning_caps = {0, 0},
643 : : .featureEnable = 0x0d,
644 : : /*
645 : : * bit0 - enable tx temp comp - disabled
646 : : * bit1 - enable tx volt comp - disabled
647 : : * bit2 - enable fastClock - enabled
648 : : * bit3 - enable doubling - enabled
649 : : * bit4 - enable internal regulator - disabled
650 : : * bit5 - enable pa predistortion - disabled
651 : : */
652 : : .miscConfiguration = 0, /* bit0 - turn down drivestrength */
653 : : .eepromWriteEnableGpio = 6,
654 : : .wlanDisableGpio = 0,
655 : : .wlanLedGpio = 8,
656 : : .rxBandSelectGpio = 0xff,
657 : : .txrxgain = 0x21,
658 : : .swreg = 0,
659 : : },
660 : : .modalHeader2G = {
661 : : /* ar9300_modal_eep_header 2g */
662 : : /* 4 idle,t1,t2,b(4 bits per setting) */
663 : : .antCtrlCommon = LE32(0x110),
664 : : /* 4 ra1l1, ra2l1, ra1l2, ra2l2, ra12 */
665 : : .antCtrlCommon2 = LE32(0x44444),
666 : :
667 : : /*
668 : : * antCtrlChain[AR9300_MAX_CHAINS]; 6 idle, t, r,
669 : : * rx1, rx12, b (2 bits each)
670 : : */
671 : : .antCtrlChain = { LE16(0x150), LE16(0x150), LE16(0x150) },
672 : :
673 : : /*
674 : : * xatten1DB[AR9300_MAX_CHAINS]; 3 xatten1_db
675 : : * for ar9280 (0xa20c/b20c 5:0)
676 : : */
677 : : .xatten1DB = {0, 0, 0},
678 : :
679 : : /*
680 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
681 : : * for ar9280 (0xa20c/b20c 16:12
682 : : */
683 : : .xatten1Margin = {0, 0, 0},
684 : : .tempSlope = 25,
685 : : .voltSlope = 0,
686 : :
687 : : /*
688 : : * spurChans[OSPREY_EEPROM_MODAL_SPURS]; spur
689 : : * channels in usual fbin coding format
690 : : */
691 : : .spurChans = {FREQ2FBIN(2464, 1), 0, 0, 0, 0},
692 : :
693 : : /*
694 : : * noiseFloorThreshCh[AR9300_MAX_CHAINS]; 3 Check
695 : : * if the register is per chain
696 : : */
697 : : .noiseFloorThreshCh = {-1, 0, 0},
698 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
699 : : .quick_drop = 0,
700 : : .xpaBiasLvl = 0,
701 : : .txFrameToDataStart = 0x0e,
702 : : .txFrameToPaOn = 0x0e,
703 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
704 : : .antennaGain = 0,
705 : : .switchSettling = 0x2c,
706 : : .adcDesiredSize = -30,
707 : : .txEndToXpaOff = 0,
708 : : .txEndToRxOn = 0x2,
709 : : .txFrameToXpaOn = 0xe,
710 : : .thresh62 = 28,
711 : : .papdRateMaskHt20 = LE32(0x0c80c080),
712 : : .papdRateMaskHt40 = LE32(0x0080c080),
713 : : .switchcomspdt = 0,
714 : : .xlna_bias_strength = 0,
715 : : .futureModal = {
716 : : 0, 0, 0, 0, 0, 0, 0,
717 : : },
718 : : },
719 : : .base_ext1 = {
720 : : .ant_div_control = 0,
721 : : .future = {0, 0},
722 : : .tempslopextension = {0, 0, 0, 0, 0, 0, 0, 0}
723 : : },
724 : : .calFreqPier2G = {
725 : : FREQ2FBIN(2412, 1),
726 : : FREQ2FBIN(2437, 1),
727 : : FREQ2FBIN(2472, 1),
728 : : },
729 : : /* ar9300_cal_data_per_freq_op_loop 2g */
730 : : .calPierData2G = {
731 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
732 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
733 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
734 : : },
735 : : .calTarget_freqbin_Cck = {
736 : : FREQ2FBIN(2412, 1),
737 : : FREQ2FBIN(2472, 1),
738 : : },
739 : : .calTarget_freqbin_2G = {
740 : : FREQ2FBIN(2412, 1),
741 : : FREQ2FBIN(2437, 1),
742 : : FREQ2FBIN(2472, 1)
743 : : },
744 : : .calTarget_freqbin_2GHT20 = {
745 : : FREQ2FBIN(2412, 1),
746 : : FREQ2FBIN(2437, 1),
747 : : FREQ2FBIN(2472, 1)
748 : : },
749 : : .calTarget_freqbin_2GHT40 = {
750 : : FREQ2FBIN(2412, 1),
751 : : FREQ2FBIN(2437, 1),
752 : : FREQ2FBIN(2472, 1)
753 : : },
754 : : .calTargetPowerCck = {
755 : : /* 1L-5L,5S,11L,11S */
756 : : { {34, 34, 34, 34} },
757 : : { {34, 34, 34, 34} },
758 : : },
759 : : .calTargetPower2G = {
760 : : /* 6-24,36,48,54 */
761 : : { {34, 34, 32, 32} },
762 : : { {34, 34, 32, 32} },
763 : : { {34, 34, 32, 32} },
764 : : },
765 : : .calTargetPower2GHT20 = {
766 : : { {32, 32, 32, 32, 32, 28, 32, 32, 30, 28, 0, 0, 0, 0} },
767 : : { {32, 32, 32, 32, 32, 28, 32, 32, 30, 28, 0, 0, 0, 0} },
768 : : { {32, 32, 32, 32, 32, 28, 32, 32, 30, 28, 0, 0, 0, 0} },
769 : : },
770 : : .calTargetPower2GHT40 = {
771 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 0, 0, 0, 0} },
772 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 0, 0, 0, 0} },
773 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 0, 0, 0, 0} },
774 : : },
775 : : .ctlIndex_2G = {
776 : : 0x11, 0x12, 0x15, 0x17, 0x41, 0x42,
777 : : 0x45, 0x47, 0x31, 0x32, 0x35, 0x37,
778 : : },
779 : : .ctl_freqbin_2G = {
780 : : {
781 : : FREQ2FBIN(2412, 1),
782 : : FREQ2FBIN(2417, 1),
783 : : FREQ2FBIN(2457, 1),
784 : : FREQ2FBIN(2462, 1)
785 : : },
786 : : {
787 : : FREQ2FBIN(2412, 1),
788 : : FREQ2FBIN(2417, 1),
789 : : FREQ2FBIN(2462, 1),
790 : : 0xFF,
791 : : },
792 : :
793 : : {
794 : : FREQ2FBIN(2412, 1),
795 : : FREQ2FBIN(2417, 1),
796 : : FREQ2FBIN(2462, 1),
797 : : 0xFF,
798 : : },
799 : : {
800 : : FREQ2FBIN(2422, 1),
801 : : FREQ2FBIN(2427, 1),
802 : : FREQ2FBIN(2447, 1),
803 : : FREQ2FBIN(2452, 1)
804 : : },
805 : :
806 : : {
807 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
808 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
809 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
810 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(2484, 1),
811 : : },
812 : :
813 : : {
814 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
815 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
816 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
817 : : 0,
818 : : },
819 : :
820 : : {
821 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
822 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
823 : : FREQ2FBIN(2472, 1),
824 : : 0,
825 : : },
826 : :
827 : : {
828 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
829 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
830 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
831 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
832 : : },
833 : :
834 : : {
835 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
836 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
837 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
838 : : },
839 : :
840 : : {
841 : : /* Data[9].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
842 : : /* Data[9].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
843 : : /* Data[9].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
844 : : 0
845 : : },
846 : :
847 : : {
848 : : /* Data[10].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
849 : : /* Data[10].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
850 : : /* Data[10].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
851 : : 0
852 : : },
853 : :
854 : : {
855 : : /* Data[11].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
856 : : /* Data[11].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
857 : : /* Data[11].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
858 : : /* Data[11].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
859 : : }
860 : : },
861 : : .ctlPowerData_2G = {
862 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
863 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
864 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 1) } },
865 : :
866 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0) } },
867 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
868 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
869 : :
870 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0) } },
871 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
872 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
873 : :
874 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
875 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
876 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
877 : : },
878 : : .modalHeader5G = {
879 : : /* 4 idle,t1,t2,b (4 bits per setting) */
880 : : .antCtrlCommon = LE32(0x220),
881 : : /* 4 ra1l1, ra2l1, ra1l2,ra2l2,ra12 */
882 : : .antCtrlCommon2 = LE32(0x11111),
883 : : /* antCtrlChain 6 idle, t,r,rx1,rx12,b (2 bits each) */
884 : : .antCtrlChain = {
885 : : LE16(0x150), LE16(0x150), LE16(0x150),
886 : : },
887 : : /* xatten1DB 3 xatten1_db for AR9280 (0xa20c/b20c 5:0) */
888 : : .xatten1DB = {0, 0, 0},
889 : :
890 : : /*
891 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
892 : : * for merlin (0xa20c/b20c 16:12
893 : : */
894 : : .xatten1Margin = {0, 0, 0},
895 : : .tempSlope = 68,
896 : : .voltSlope = 0,
897 : : /* spurChans spur channels in usual fbin coding format */
898 : : .spurChans = {FREQ2FBIN(5500, 0), 0, 0, 0, 0},
899 : : /* noiseFloorThreshCh Check if the register is per chain */
900 : : .noiseFloorThreshCh = {-1, 0, 0},
901 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
902 : : .quick_drop = 0,
903 : : .xpaBiasLvl = 0xf,
904 : : .txFrameToDataStart = 0x0e,
905 : : .txFrameToPaOn = 0x0e,
906 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
907 : : .antennaGain = 0,
908 : : .switchSettling = 0x2d,
909 : : .adcDesiredSize = -30,
910 : : .txEndToXpaOff = 0,
911 : : .txEndToRxOn = 0x2,
912 : : .txFrameToXpaOn = 0xe,
913 : : .thresh62 = 28,
914 : : .papdRateMaskHt20 = LE32(0x0cf0e0e0),
915 : : .papdRateMaskHt40 = LE32(0x6cf0e0e0),
916 : : .switchcomspdt = 0,
917 : : .xlna_bias_strength = 0,
918 : : .futureModal = {
919 : : 0, 0, 0, 0, 0, 0, 0,
920 : : },
921 : : },
922 : : .base_ext2 = {
923 : : .tempSlopeLow = 72,
924 : : .tempSlopeHigh = 105,
925 : : .xatten1DBLow = {0, 0, 0},
926 : : .xatten1MarginLow = {0, 0, 0},
927 : : .xatten1DBHigh = {0, 0, 0},
928 : : .xatten1MarginHigh = {0, 0, 0}
929 : : },
930 : : .calFreqPier5G = {
931 : : FREQ2FBIN(5180, 0),
932 : : FREQ2FBIN(5240, 0),
933 : : FREQ2FBIN(5320, 0),
934 : : FREQ2FBIN(5400, 0),
935 : : FREQ2FBIN(5500, 0),
936 : : FREQ2FBIN(5600, 0),
937 : : FREQ2FBIN(5745, 0),
938 : : FREQ2FBIN(5785, 0)
939 : : },
940 : : .calPierData5G = {
941 : : {
942 : : {0, 0, 0, 0, 0},
943 : : {0, 0, 0, 0, 0},
944 : : {0, 0, 0, 0, 0},
945 : : {0, 0, 0, 0, 0},
946 : : {0, 0, 0, 0, 0},
947 : : {0, 0, 0, 0, 0},
948 : : {0, 0, 0, 0, 0},
949 : : {0, 0, 0, 0, 0},
950 : : },
951 : : {
952 : : {0, 0, 0, 0, 0},
953 : : {0, 0, 0, 0, 0},
954 : : {0, 0, 0, 0, 0},
955 : : {0, 0, 0, 0, 0},
956 : : {0, 0, 0, 0, 0},
957 : : {0, 0, 0, 0, 0},
958 : : {0, 0, 0, 0, 0},
959 : : {0, 0, 0, 0, 0},
960 : : },
961 : : {
962 : : {0, 0, 0, 0, 0},
963 : : {0, 0, 0, 0, 0},
964 : : {0, 0, 0, 0, 0},
965 : : {0, 0, 0, 0, 0},
966 : : {0, 0, 0, 0, 0},
967 : : {0, 0, 0, 0, 0},
968 : : {0, 0, 0, 0, 0},
969 : : {0, 0, 0, 0, 0},
970 : : },
971 : :
972 : : },
973 : : .calTarget_freqbin_5G = {
974 : : FREQ2FBIN(5180, 0),
975 : : FREQ2FBIN(5220, 0),
976 : : FREQ2FBIN(5320, 0),
977 : : FREQ2FBIN(5400, 0),
978 : : FREQ2FBIN(5500, 0),
979 : : FREQ2FBIN(5600, 0),
980 : : FREQ2FBIN(5745, 0),
981 : : FREQ2FBIN(5785, 0)
982 : : },
983 : : .calTarget_freqbin_5GHT20 = {
984 : : FREQ2FBIN(5180, 0),
985 : : FREQ2FBIN(5240, 0),
986 : : FREQ2FBIN(5320, 0),
987 : : FREQ2FBIN(5400, 0),
988 : : FREQ2FBIN(5500, 0),
989 : : FREQ2FBIN(5700, 0),
990 : : FREQ2FBIN(5745, 0),
991 : : FREQ2FBIN(5825, 0)
992 : : },
993 : : .calTarget_freqbin_5GHT40 = {
994 : : FREQ2FBIN(5190, 0),
995 : : FREQ2FBIN(5230, 0),
996 : : FREQ2FBIN(5320, 0),
997 : : FREQ2FBIN(5410, 0),
998 : : FREQ2FBIN(5510, 0),
999 : : FREQ2FBIN(5670, 0),
1000 : : FREQ2FBIN(5755, 0),
1001 : : FREQ2FBIN(5825, 0)
1002 : : },
1003 : : .calTargetPower5G = {
1004 : : /* 6-24,36,48,54 */
1005 : : { {42, 40, 40, 34} },
1006 : : { {42, 40, 40, 34} },
1007 : : { {42, 40, 40, 34} },
1008 : : { {42, 40, 40, 34} },
1009 : : { {42, 40, 40, 34} },
1010 : : { {42, 40, 40, 34} },
1011 : : { {42, 40, 40, 34} },
1012 : : { {42, 40, 40, 34} },
1013 : : },
1014 : : .calTargetPower5GHT20 = {
1015 : : /*
1016 : : * 0_8_16,1-3_9-11_17-19,
1017 : : * 4,5,6,7,12,13,14,15,20,21,22,23
1018 : : */
1019 : : { {40, 40, 40, 40, 32, 28, 40, 40, 32, 28, 40, 40, 32, 20} },
1020 : : { {40, 40, 40, 40, 32, 28, 40, 40, 32, 28, 40, 40, 32, 20} },
1021 : : { {40, 40, 40, 40, 32, 28, 40, 40, 32, 28, 40, 40, 32, 20} },
1022 : : { {40, 40, 40, 40, 32, 28, 40, 40, 32, 28, 40, 40, 32, 20} },
1023 : : { {40, 40, 40, 40, 32, 28, 40, 40, 32, 28, 40, 40, 32, 20} },
1024 : : { {40, 40, 40, 40, 32, 28, 40, 40, 32, 28, 40, 40, 32, 20} },
1025 : : { {38, 38, 38, 38, 32, 28, 38, 38, 32, 28, 38, 38, 32, 26} },
1026 : : { {36, 36, 36, 36, 32, 28, 36, 36, 32, 28, 36, 36, 32, 26} },
1027 : : },
1028 : : .calTargetPower5GHT40 = {
1029 : : /*
1030 : : * 0_8_16,1-3_9-11_17-19,
1031 : : * 4,5,6,7,12,13,14,15,20,21,22,23
1032 : : */
1033 : : { {40, 40, 40, 38, 30, 26, 40, 40, 30, 26, 40, 40, 30, 24} },
1034 : : { {40, 40, 40, 38, 30, 26, 40, 40, 30, 26, 40, 40, 30, 24} },
1035 : : { {40, 40, 40, 38, 30, 26, 40, 40, 30, 26, 40, 40, 30, 24} },
1036 : : { {40, 40, 40, 38, 30, 26, 40, 40, 30, 26, 40, 40, 30, 24} },
1037 : : { {40, 40, 40, 38, 30, 26, 40, 40, 30, 26, 40, 40, 30, 24} },
1038 : : { {40, 40, 40, 38, 30, 26, 40, 40, 30, 26, 40, 40, 30, 24} },
1039 : : { {36, 36, 36, 36, 30, 26, 36, 36, 30, 26, 36, 36, 30, 24} },
1040 : : { {34, 34, 34, 34, 30, 26, 34, 34, 30, 26, 34, 34, 30, 24} },
1041 : : },
1042 : : .ctlIndex_5G = {
1043 : : 0x10, 0x16, 0x18, 0x40, 0x46,
1044 : : 0x48, 0x30, 0x36, 0x38
1045 : : },
1046 : : .ctl_freqbin_5G = {
1047 : : {
1048 : : /* Data[0].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1049 : : /* Data[0].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1050 : : /* Data[0].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
1051 : : /* Data[0].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
1052 : : /* Data[0].ctlEdges[4].bChannel */ FREQ2FBIN(5600, 0),
1053 : : /* Data[0].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1054 : : /* Data[0].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
1055 : : /* Data[0].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
1056 : : },
1057 : : {
1058 : : /* Data[1].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1059 : : /* Data[1].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1060 : : /* Data[1].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
1061 : : /* Data[1].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
1062 : : /* Data[1].ctlEdges[4].bChannel */ FREQ2FBIN(5520, 0),
1063 : : /* Data[1].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1064 : : /* Data[1].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
1065 : : /* Data[1].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
1066 : : },
1067 : :
1068 : : {
1069 : : /* Data[2].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
1070 : : /* Data[2].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
1071 : : /* Data[2].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
1072 : : /* Data[2].ctlEdges[3].bChannel */ FREQ2FBIN(5310, 0),
1073 : : /* Data[2].ctlEdges[4].bChannel */ FREQ2FBIN(5510, 0),
1074 : : /* Data[2].ctlEdges[5].bChannel */ FREQ2FBIN(5550, 0),
1075 : : /* Data[2].ctlEdges[6].bChannel */ FREQ2FBIN(5670, 0),
1076 : : /* Data[2].ctlEdges[7].bChannel */ FREQ2FBIN(5755, 0)
1077 : : },
1078 : :
1079 : : {
1080 : : /* Data[3].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1081 : : /* Data[3].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
1082 : : /* Data[3].ctlEdges[2].bChannel */ FREQ2FBIN(5260, 0),
1083 : : /* Data[3].ctlEdges[3].bChannel */ FREQ2FBIN(5320, 0),
1084 : : /* Data[3].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
1085 : : /* Data[3].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1086 : : /* Data[3].ctlEdges[6].bChannel */ 0xFF,
1087 : : /* Data[3].ctlEdges[7].bChannel */ 0xFF,
1088 : : },
1089 : :
1090 : : {
1091 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1092 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1093 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(5500, 0),
1094 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(5700, 0),
1095 : : /* Data[4].ctlEdges[4].bChannel */ 0xFF,
1096 : : /* Data[4].ctlEdges[5].bChannel */ 0xFF,
1097 : : /* Data[4].ctlEdges[6].bChannel */ 0xFF,
1098 : : /* Data[4].ctlEdges[7].bChannel */ 0xFF,
1099 : : },
1100 : :
1101 : : {
1102 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
1103 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(5270, 0),
1104 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(5310, 0),
1105 : : /* Data[5].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
1106 : : /* Data[5].ctlEdges[4].bChannel */ FREQ2FBIN(5590, 0),
1107 : : /* Data[5].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
1108 : : /* Data[5].ctlEdges[6].bChannel */ 0xFF,
1109 : : /* Data[5].ctlEdges[7].bChannel */ 0xFF
1110 : : },
1111 : :
1112 : : {
1113 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1114 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
1115 : : /* Data[6].ctlEdges[2].bChannel */ FREQ2FBIN(5220, 0),
1116 : : /* Data[6].ctlEdges[3].bChannel */ FREQ2FBIN(5260, 0),
1117 : : /* Data[6].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
1118 : : /* Data[6].ctlEdges[5].bChannel */ FREQ2FBIN(5600, 0),
1119 : : /* Data[6].ctlEdges[6].bChannel */ FREQ2FBIN(5700, 0),
1120 : : /* Data[6].ctlEdges[7].bChannel */ FREQ2FBIN(5745, 0)
1121 : : },
1122 : :
1123 : : {
1124 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1125 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1126 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(5320, 0),
1127 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
1128 : : /* Data[7].ctlEdges[4].bChannel */ FREQ2FBIN(5560, 0),
1129 : : /* Data[7].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1130 : : /* Data[7].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
1131 : : /* Data[7].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
1132 : : },
1133 : :
1134 : : {
1135 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
1136 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
1137 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
1138 : : /* Data[8].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
1139 : : /* Data[8].ctlEdges[4].bChannel */ FREQ2FBIN(5550, 0),
1140 : : /* Data[8].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
1141 : : /* Data[8].ctlEdges[6].bChannel */ FREQ2FBIN(5755, 0),
1142 : : /* Data[8].ctlEdges[7].bChannel */ FREQ2FBIN(5795, 0)
1143 : : }
1144 : : },
1145 : : .ctlPowerData_5G = {
1146 : : {
1147 : : {
1148 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1149 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1150 : : }
1151 : : },
1152 : : {
1153 : : {
1154 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1155 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1156 : : }
1157 : : },
1158 : : {
1159 : : {
1160 : : CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 1),
1161 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1162 : : }
1163 : : },
1164 : : {
1165 : : {
1166 : : CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1167 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
1168 : : }
1169 : : },
1170 : : {
1171 : : {
1172 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1173 : : CTL(60, 0), CTL(60, 0), CTL(60, 0), CTL(60, 0),
1174 : : }
1175 : : },
1176 : : {
1177 : : {
1178 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1179 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
1180 : : }
1181 : : },
1182 : : {
1183 : : {
1184 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1185 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1186 : : }
1187 : : },
1188 : : {
1189 : : {
1190 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
1191 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1192 : : }
1193 : : },
1194 : : {
1195 : : {
1196 : : CTL(60, 1), CTL(60, 0), CTL(60, 1), CTL(60, 1),
1197 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
1198 : : }
1199 : : },
1200 : : }
1201 : : };
1202 : :
1203 : :
1204 : : static const struct ar9300_eeprom ar9300_h112 = {
1205 : : .eepromVersion = 2,
1206 : : .templateVersion = 3,
1207 : : .macAddr = {0x00, 0x03, 0x7f, 0x0, 0x0, 0x0},
1208 : : .custData = {"h112-241-f0000"},
1209 : : .baseEepHeader = {
1210 : : .regDmn = { LE16(0), LE16(0x1f) },
1211 : : .txrxMask = 0x77, /* 4 bits tx and 4 bits rx */
1212 : : .opCapFlags = {
1213 : : .opFlags = AR5416_OPFLAGS_11G | AR5416_OPFLAGS_11A,
1214 : : .eepMisc = AR9300_EEPMISC_LITTLE_ENDIAN,
1215 : : },
1216 : : .rfSilent = 0,
1217 : : .blueToothOptions = 0,
1218 : : .deviceCap = 0,
1219 : : .deviceType = 5, /* takes lower byte in eeprom location */
1220 : : .pwrTableOffset = AR9300_PWR_TABLE_OFFSET,
1221 : : .params_for_tuning_caps = {0, 0},
1222 : : .featureEnable = 0x0d,
1223 : : /*
1224 : : * bit0 - enable tx temp comp - disabled
1225 : : * bit1 - enable tx volt comp - disabled
1226 : : * bit2 - enable fastClock - enabled
1227 : : * bit3 - enable doubling - enabled
1228 : : * bit4 - enable internal regulator - disabled
1229 : : * bit5 - enable pa predistortion - disabled
1230 : : */
1231 : : .miscConfiguration = 0, /* bit0 - turn down drivestrength */
1232 : : .eepromWriteEnableGpio = 6,
1233 : : .wlanDisableGpio = 0,
1234 : : .wlanLedGpio = 8,
1235 : : .rxBandSelectGpio = 0xff,
1236 : : .txrxgain = 0x10,
1237 : : .swreg = 0,
1238 : : },
1239 : : .modalHeader2G = {
1240 : : /* ar9300_modal_eep_header 2g */
1241 : : /* 4 idle,t1,t2,b(4 bits per setting) */
1242 : : .antCtrlCommon = LE32(0x110),
1243 : : /* 4 ra1l1, ra2l1, ra1l2, ra2l2, ra12 */
1244 : : .antCtrlCommon2 = LE32(0x44444),
1245 : :
1246 : : /*
1247 : : * antCtrlChain[AR9300_MAX_CHAINS]; 6 idle, t, r,
1248 : : * rx1, rx12, b (2 bits each)
1249 : : */
1250 : : .antCtrlChain = { LE16(0x150), LE16(0x150), LE16(0x150) },
1251 : :
1252 : : /*
1253 : : * xatten1DB[AR9300_MAX_CHAINS]; 3 xatten1_db
1254 : : * for ar9280 (0xa20c/b20c 5:0)
1255 : : */
1256 : : .xatten1DB = {0, 0, 0},
1257 : :
1258 : : /*
1259 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
1260 : : * for ar9280 (0xa20c/b20c 16:12
1261 : : */
1262 : : .xatten1Margin = {0, 0, 0},
1263 : : .tempSlope = 25,
1264 : : .voltSlope = 0,
1265 : :
1266 : : /*
1267 : : * spurChans[OSPREY_EEPROM_MODAL_SPURS]; spur
1268 : : * channels in usual fbin coding format
1269 : : */
1270 : : .spurChans = {FREQ2FBIN(2464, 1), 0, 0, 0, 0},
1271 : :
1272 : : /*
1273 : : * noiseFloorThreshCh[AR9300_MAX_CHAINS]; 3 Check
1274 : : * if the register is per chain
1275 : : */
1276 : : .noiseFloorThreshCh = {-1, 0, 0},
1277 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
1278 : : .quick_drop = 0,
1279 : : .xpaBiasLvl = 0,
1280 : : .txFrameToDataStart = 0x0e,
1281 : : .txFrameToPaOn = 0x0e,
1282 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
1283 : : .antennaGain = 0,
1284 : : .switchSettling = 0x2c,
1285 : : .adcDesiredSize = -30,
1286 : : .txEndToXpaOff = 0,
1287 : : .txEndToRxOn = 0x2,
1288 : : .txFrameToXpaOn = 0xe,
1289 : : .thresh62 = 28,
1290 : : .papdRateMaskHt20 = LE32(0x0c80c080),
1291 : : .papdRateMaskHt40 = LE32(0x0080c080),
1292 : : .switchcomspdt = 0,
1293 : : .xlna_bias_strength = 0,
1294 : : .futureModal = {
1295 : : 0, 0, 0, 0, 0, 0, 0,
1296 : : },
1297 : : },
1298 : : .base_ext1 = {
1299 : : .ant_div_control = 0,
1300 : : .future = {0, 0},
1301 : : .tempslopextension = {0, 0, 0, 0, 0, 0, 0, 0}
1302 : : },
1303 : : .calFreqPier2G = {
1304 : : FREQ2FBIN(2412, 1),
1305 : : FREQ2FBIN(2437, 1),
1306 : : FREQ2FBIN(2462, 1),
1307 : : },
1308 : : /* ar9300_cal_data_per_freq_op_loop 2g */
1309 : : .calPierData2G = {
1310 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
1311 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
1312 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
1313 : : },
1314 : : .calTarget_freqbin_Cck = {
1315 : : FREQ2FBIN(2412, 1),
1316 : : FREQ2FBIN(2472, 1),
1317 : : },
1318 : : .calTarget_freqbin_2G = {
1319 : : FREQ2FBIN(2412, 1),
1320 : : FREQ2FBIN(2437, 1),
1321 : : FREQ2FBIN(2472, 1)
1322 : : },
1323 : : .calTarget_freqbin_2GHT20 = {
1324 : : FREQ2FBIN(2412, 1),
1325 : : FREQ2FBIN(2437, 1),
1326 : : FREQ2FBIN(2472, 1)
1327 : : },
1328 : : .calTarget_freqbin_2GHT40 = {
1329 : : FREQ2FBIN(2412, 1),
1330 : : FREQ2FBIN(2437, 1),
1331 : : FREQ2FBIN(2472, 1)
1332 : : },
1333 : : .calTargetPowerCck = {
1334 : : /* 1L-5L,5S,11L,11S */
1335 : : { {34, 34, 34, 34} },
1336 : : { {34, 34, 34, 34} },
1337 : : },
1338 : : .calTargetPower2G = {
1339 : : /* 6-24,36,48,54 */
1340 : : { {34, 34, 32, 32} },
1341 : : { {34, 34, 32, 32} },
1342 : : { {34, 34, 32, 32} },
1343 : : },
1344 : : .calTargetPower2GHT20 = {
1345 : : { {32, 32, 32, 32, 32, 30, 32, 32, 30, 28, 28, 28, 28, 24} },
1346 : : { {32, 32, 32, 32, 32, 30, 32, 32, 30, 28, 28, 28, 28, 24} },
1347 : : { {32, 32, 32, 32, 32, 30, 32, 32, 30, 28, 28, 28, 28, 24} },
1348 : : },
1349 : : .calTargetPower2GHT40 = {
1350 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 26, 26, 26, 22} },
1351 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 26, 26, 26, 22} },
1352 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 26, 26, 26, 22} },
1353 : : },
1354 : : .ctlIndex_2G = {
1355 : : 0x11, 0x12, 0x15, 0x17, 0x41, 0x42,
1356 : : 0x45, 0x47, 0x31, 0x32, 0x35, 0x37,
1357 : : },
1358 : : .ctl_freqbin_2G = {
1359 : : {
1360 : : FREQ2FBIN(2412, 1),
1361 : : FREQ2FBIN(2417, 1),
1362 : : FREQ2FBIN(2457, 1),
1363 : : FREQ2FBIN(2462, 1)
1364 : : },
1365 : : {
1366 : : FREQ2FBIN(2412, 1),
1367 : : FREQ2FBIN(2417, 1),
1368 : : FREQ2FBIN(2462, 1),
1369 : : 0xFF,
1370 : : },
1371 : :
1372 : : {
1373 : : FREQ2FBIN(2412, 1),
1374 : : FREQ2FBIN(2417, 1),
1375 : : FREQ2FBIN(2462, 1),
1376 : : 0xFF,
1377 : : },
1378 : : {
1379 : : FREQ2FBIN(2422, 1),
1380 : : FREQ2FBIN(2427, 1),
1381 : : FREQ2FBIN(2447, 1),
1382 : : FREQ2FBIN(2452, 1)
1383 : : },
1384 : :
1385 : : {
1386 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
1387 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
1388 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
1389 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(2484, 1),
1390 : : },
1391 : :
1392 : : {
1393 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
1394 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
1395 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
1396 : : 0,
1397 : : },
1398 : :
1399 : : {
1400 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
1401 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
1402 : : FREQ2FBIN(2472, 1),
1403 : : 0,
1404 : : },
1405 : :
1406 : : {
1407 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
1408 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
1409 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
1410 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
1411 : : },
1412 : :
1413 : : {
1414 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
1415 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
1416 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
1417 : : },
1418 : :
1419 : : {
1420 : : /* Data[9].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
1421 : : /* Data[9].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
1422 : : /* Data[9].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
1423 : : 0
1424 : : },
1425 : :
1426 : : {
1427 : : /* Data[10].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
1428 : : /* Data[10].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
1429 : : /* Data[10].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
1430 : : 0
1431 : : },
1432 : :
1433 : : {
1434 : : /* Data[11].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
1435 : : /* Data[11].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
1436 : : /* Data[11].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
1437 : : /* Data[11].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
1438 : : }
1439 : : },
1440 : : .ctlPowerData_2G = {
1441 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1442 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1443 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 1) } },
1444 : :
1445 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0) } },
1446 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1447 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1448 : :
1449 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0) } },
1450 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1451 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1452 : :
1453 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
1454 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
1455 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
1456 : : },
1457 : : .modalHeader5G = {
1458 : : /* 4 idle,t1,t2,b (4 bits per setting) */
1459 : : .antCtrlCommon = LE32(0x220),
1460 : : /* 4 ra1l1, ra2l1, ra1l2,ra2l2,ra12 */
1461 : : .antCtrlCommon2 = LE32(0x44444),
1462 : : /* antCtrlChain 6 idle, t,r,rx1,rx12,b (2 bits each) */
1463 : : .antCtrlChain = {
1464 : : LE16(0x150), LE16(0x150), LE16(0x150),
1465 : : },
1466 : : /* xatten1DB 3 xatten1_db for AR9280 (0xa20c/b20c 5:0) */
1467 : : .xatten1DB = {0, 0, 0},
1468 : :
1469 : : /*
1470 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
1471 : : * for merlin (0xa20c/b20c 16:12
1472 : : */
1473 : : .xatten1Margin = {0, 0, 0},
1474 : : .tempSlope = 45,
1475 : : .voltSlope = 0,
1476 : : /* spurChans spur channels in usual fbin coding format */
1477 : : .spurChans = {0, 0, 0, 0, 0},
1478 : : /* noiseFloorThreshCh Check if the register is per chain */
1479 : : .noiseFloorThreshCh = {-1, 0, 0},
1480 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
1481 : : .quick_drop = 0,
1482 : : .xpaBiasLvl = 0,
1483 : : .txFrameToDataStart = 0x0e,
1484 : : .txFrameToPaOn = 0x0e,
1485 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
1486 : : .antennaGain = 0,
1487 : : .switchSettling = 0x2d,
1488 : : .adcDesiredSize = -30,
1489 : : .txEndToXpaOff = 0,
1490 : : .txEndToRxOn = 0x2,
1491 : : .txFrameToXpaOn = 0xe,
1492 : : .thresh62 = 28,
1493 : : .papdRateMaskHt20 = LE32(0x0cf0e0e0),
1494 : : .papdRateMaskHt40 = LE32(0x6cf0e0e0),
1495 : : .switchcomspdt = 0,
1496 : : .xlna_bias_strength = 0,
1497 : : .futureModal = {
1498 : : 0, 0, 0, 0, 0, 0, 0,
1499 : : },
1500 : : },
1501 : : .base_ext2 = {
1502 : : .tempSlopeLow = 40,
1503 : : .tempSlopeHigh = 50,
1504 : : .xatten1DBLow = {0, 0, 0},
1505 : : .xatten1MarginLow = {0, 0, 0},
1506 : : .xatten1DBHigh = {0, 0, 0},
1507 : : .xatten1MarginHigh = {0, 0, 0}
1508 : : },
1509 : : .calFreqPier5G = {
1510 : : FREQ2FBIN(5180, 0),
1511 : : FREQ2FBIN(5220, 0),
1512 : : FREQ2FBIN(5320, 0),
1513 : : FREQ2FBIN(5400, 0),
1514 : : FREQ2FBIN(5500, 0),
1515 : : FREQ2FBIN(5600, 0),
1516 : : FREQ2FBIN(5700, 0),
1517 : : FREQ2FBIN(5785, 0)
1518 : : },
1519 : : .calPierData5G = {
1520 : : {
1521 : : {0, 0, 0, 0, 0},
1522 : : {0, 0, 0, 0, 0},
1523 : : {0, 0, 0, 0, 0},
1524 : : {0, 0, 0, 0, 0},
1525 : : {0, 0, 0, 0, 0},
1526 : : {0, 0, 0, 0, 0},
1527 : : {0, 0, 0, 0, 0},
1528 : : {0, 0, 0, 0, 0},
1529 : : },
1530 : : {
1531 : : {0, 0, 0, 0, 0},
1532 : : {0, 0, 0, 0, 0},
1533 : : {0, 0, 0, 0, 0},
1534 : : {0, 0, 0, 0, 0},
1535 : : {0, 0, 0, 0, 0},
1536 : : {0, 0, 0, 0, 0},
1537 : : {0, 0, 0, 0, 0},
1538 : : {0, 0, 0, 0, 0},
1539 : : },
1540 : : {
1541 : : {0, 0, 0, 0, 0},
1542 : : {0, 0, 0, 0, 0},
1543 : : {0, 0, 0, 0, 0},
1544 : : {0, 0, 0, 0, 0},
1545 : : {0, 0, 0, 0, 0},
1546 : : {0, 0, 0, 0, 0},
1547 : : {0, 0, 0, 0, 0},
1548 : : {0, 0, 0, 0, 0},
1549 : : },
1550 : :
1551 : : },
1552 : : .calTarget_freqbin_5G = {
1553 : : FREQ2FBIN(5180, 0),
1554 : : FREQ2FBIN(5240, 0),
1555 : : FREQ2FBIN(5320, 0),
1556 : : FREQ2FBIN(5400, 0),
1557 : : FREQ2FBIN(5500, 0),
1558 : : FREQ2FBIN(5600, 0),
1559 : : FREQ2FBIN(5700, 0),
1560 : : FREQ2FBIN(5825, 0)
1561 : : },
1562 : : .calTarget_freqbin_5GHT20 = {
1563 : : FREQ2FBIN(5180, 0),
1564 : : FREQ2FBIN(5240, 0),
1565 : : FREQ2FBIN(5320, 0),
1566 : : FREQ2FBIN(5400, 0),
1567 : : FREQ2FBIN(5500, 0),
1568 : : FREQ2FBIN(5700, 0),
1569 : : FREQ2FBIN(5745, 0),
1570 : : FREQ2FBIN(5825, 0)
1571 : : },
1572 : : .calTarget_freqbin_5GHT40 = {
1573 : : FREQ2FBIN(5180, 0),
1574 : : FREQ2FBIN(5240, 0),
1575 : : FREQ2FBIN(5320, 0),
1576 : : FREQ2FBIN(5400, 0),
1577 : : FREQ2FBIN(5500, 0),
1578 : : FREQ2FBIN(5700, 0),
1579 : : FREQ2FBIN(5745, 0),
1580 : : FREQ2FBIN(5825, 0)
1581 : : },
1582 : : .calTargetPower5G = {
1583 : : /* 6-24,36,48,54 */
1584 : : { {30, 30, 28, 24} },
1585 : : { {30, 30, 28, 24} },
1586 : : { {30, 30, 28, 24} },
1587 : : { {30, 30, 28, 24} },
1588 : : { {30, 30, 28, 24} },
1589 : : { {30, 30, 28, 24} },
1590 : : { {30, 30, 28, 24} },
1591 : : { {30, 30, 28, 24} },
1592 : : },
1593 : : .calTargetPower5GHT20 = {
1594 : : /*
1595 : : * 0_8_16,1-3_9-11_17-19,
1596 : : * 4,5,6,7,12,13,14,15,20,21,22,23
1597 : : */
1598 : : { {30, 30, 30, 28, 24, 20, 30, 28, 24, 20, 20, 20, 20, 16} },
1599 : : { {30, 30, 30, 28, 24, 20, 30, 28, 24, 20, 20, 20, 20, 16} },
1600 : : { {30, 30, 30, 26, 22, 18, 30, 26, 22, 18, 18, 18, 18, 16} },
1601 : : { {30, 30, 30, 26, 22, 18, 30, 26, 22, 18, 18, 18, 18, 16} },
1602 : : { {30, 30, 30, 24, 20, 16, 30, 24, 20, 16, 16, 16, 16, 14} },
1603 : : { {30, 30, 30, 24, 20, 16, 30, 24, 20, 16, 16, 16, 16, 14} },
1604 : : { {30, 30, 30, 22, 18, 14, 30, 22, 18, 14, 14, 14, 14, 12} },
1605 : : { {30, 30, 30, 22, 18, 14, 30, 22, 18, 14, 14, 14, 14, 12} },
1606 : : },
1607 : : .calTargetPower5GHT40 = {
1608 : : /*
1609 : : * 0_8_16,1-3_9-11_17-19,
1610 : : * 4,5,6,7,12,13,14,15,20,21,22,23
1611 : : */
1612 : : { {28, 28, 28, 26, 22, 18, 28, 26, 22, 18, 18, 18, 18, 14} },
1613 : : { {28, 28, 28, 26, 22, 18, 28, 26, 22, 18, 18, 18, 18, 14} },
1614 : : { {28, 28, 28, 24, 20, 16, 28, 24, 20, 16, 16, 16, 16, 12} },
1615 : : { {28, 28, 28, 24, 20, 16, 28, 24, 20, 16, 16, 16, 16, 12} },
1616 : : { {28, 28, 28, 22, 18, 14, 28, 22, 18, 14, 14, 14, 14, 10} },
1617 : : { {28, 28, 28, 22, 18, 14, 28, 22, 18, 14, 14, 14, 14, 10} },
1618 : : { {28, 28, 28, 20, 16, 12, 28, 20, 16, 12, 12, 12, 12, 8} },
1619 : : { {28, 28, 28, 20, 16, 12, 28, 20, 16, 12, 12, 12, 12, 8} },
1620 : : },
1621 : : .ctlIndex_5G = {
1622 : : 0x10, 0x16, 0x18, 0x40, 0x46,
1623 : : 0x48, 0x30, 0x36, 0x38
1624 : : },
1625 : : .ctl_freqbin_5G = {
1626 : : {
1627 : : /* Data[0].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1628 : : /* Data[0].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1629 : : /* Data[0].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
1630 : : /* Data[0].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
1631 : : /* Data[0].ctlEdges[4].bChannel */ FREQ2FBIN(5600, 0),
1632 : : /* Data[0].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1633 : : /* Data[0].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
1634 : : /* Data[0].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
1635 : : },
1636 : : {
1637 : : /* Data[1].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1638 : : /* Data[1].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1639 : : /* Data[1].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
1640 : : /* Data[1].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
1641 : : /* Data[1].ctlEdges[4].bChannel */ FREQ2FBIN(5520, 0),
1642 : : /* Data[1].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1643 : : /* Data[1].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
1644 : : /* Data[1].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
1645 : : },
1646 : :
1647 : : {
1648 : : /* Data[2].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
1649 : : /* Data[2].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
1650 : : /* Data[2].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
1651 : : /* Data[2].ctlEdges[3].bChannel */ FREQ2FBIN(5310, 0),
1652 : : /* Data[2].ctlEdges[4].bChannel */ FREQ2FBIN(5510, 0),
1653 : : /* Data[2].ctlEdges[5].bChannel */ FREQ2FBIN(5550, 0),
1654 : : /* Data[2].ctlEdges[6].bChannel */ FREQ2FBIN(5670, 0),
1655 : : /* Data[2].ctlEdges[7].bChannel */ FREQ2FBIN(5755, 0)
1656 : : },
1657 : :
1658 : : {
1659 : : /* Data[3].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1660 : : /* Data[3].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
1661 : : /* Data[3].ctlEdges[2].bChannel */ FREQ2FBIN(5260, 0),
1662 : : /* Data[3].ctlEdges[3].bChannel */ FREQ2FBIN(5320, 0),
1663 : : /* Data[3].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
1664 : : /* Data[3].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1665 : : /* Data[3].ctlEdges[6].bChannel */ 0xFF,
1666 : : /* Data[3].ctlEdges[7].bChannel */ 0xFF,
1667 : : },
1668 : :
1669 : : {
1670 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1671 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1672 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(5500, 0),
1673 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(5700, 0),
1674 : : /* Data[4].ctlEdges[4].bChannel */ 0xFF,
1675 : : /* Data[4].ctlEdges[5].bChannel */ 0xFF,
1676 : : /* Data[4].ctlEdges[6].bChannel */ 0xFF,
1677 : : /* Data[4].ctlEdges[7].bChannel */ 0xFF,
1678 : : },
1679 : :
1680 : : {
1681 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
1682 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(5270, 0),
1683 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(5310, 0),
1684 : : /* Data[5].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
1685 : : /* Data[5].ctlEdges[4].bChannel */ FREQ2FBIN(5590, 0),
1686 : : /* Data[5].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
1687 : : /* Data[5].ctlEdges[6].bChannel */ 0xFF,
1688 : : /* Data[5].ctlEdges[7].bChannel */ 0xFF
1689 : : },
1690 : :
1691 : : {
1692 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1693 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
1694 : : /* Data[6].ctlEdges[2].bChannel */ FREQ2FBIN(5220, 0),
1695 : : /* Data[6].ctlEdges[3].bChannel */ FREQ2FBIN(5260, 0),
1696 : : /* Data[6].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
1697 : : /* Data[6].ctlEdges[5].bChannel */ FREQ2FBIN(5600, 0),
1698 : : /* Data[6].ctlEdges[6].bChannel */ FREQ2FBIN(5700, 0),
1699 : : /* Data[6].ctlEdges[7].bChannel */ FREQ2FBIN(5745, 0)
1700 : : },
1701 : :
1702 : : {
1703 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
1704 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
1705 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(5320, 0),
1706 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
1707 : : /* Data[7].ctlEdges[4].bChannel */ FREQ2FBIN(5560, 0),
1708 : : /* Data[7].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
1709 : : /* Data[7].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
1710 : : /* Data[7].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
1711 : : },
1712 : :
1713 : : {
1714 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
1715 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
1716 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
1717 : : /* Data[8].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
1718 : : /* Data[8].ctlEdges[4].bChannel */ FREQ2FBIN(5550, 0),
1719 : : /* Data[8].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
1720 : : /* Data[8].ctlEdges[6].bChannel */ FREQ2FBIN(5755, 0),
1721 : : /* Data[8].ctlEdges[7].bChannel */ FREQ2FBIN(5795, 0)
1722 : : }
1723 : : },
1724 : : .ctlPowerData_5G = {
1725 : : {
1726 : : {
1727 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1728 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1729 : : }
1730 : : },
1731 : : {
1732 : : {
1733 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1734 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1735 : : }
1736 : : },
1737 : : {
1738 : : {
1739 : : CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 1),
1740 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1741 : : }
1742 : : },
1743 : : {
1744 : : {
1745 : : CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1746 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
1747 : : }
1748 : : },
1749 : : {
1750 : : {
1751 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1752 : : CTL(60, 0), CTL(60, 0), CTL(60, 0), CTL(60, 0),
1753 : : }
1754 : : },
1755 : : {
1756 : : {
1757 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1758 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
1759 : : }
1760 : : },
1761 : : {
1762 : : {
1763 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1764 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
1765 : : }
1766 : : },
1767 : : {
1768 : : {
1769 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
1770 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
1771 : : }
1772 : : },
1773 : : {
1774 : : {
1775 : : CTL(60, 1), CTL(60, 0), CTL(60, 1), CTL(60, 1),
1776 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
1777 : : }
1778 : : },
1779 : : }
1780 : : };
1781 : :
1782 : :
1783 : : static const struct ar9300_eeprom ar9300_x112 = {
1784 : : .eepromVersion = 2,
1785 : : .templateVersion = 5,
1786 : : .macAddr = {0x00, 0x03, 0x7f, 0x0, 0x0, 0x0},
1787 : : .custData = {"x112-041-f0000"},
1788 : : .baseEepHeader = {
1789 : : .regDmn = { LE16(0), LE16(0x1f) },
1790 : : .txrxMask = 0x77, /* 4 bits tx and 4 bits rx */
1791 : : .opCapFlags = {
1792 : : .opFlags = AR5416_OPFLAGS_11G | AR5416_OPFLAGS_11A,
1793 : : .eepMisc = AR9300_EEPMISC_LITTLE_ENDIAN,
1794 : : },
1795 : : .rfSilent = 0,
1796 : : .blueToothOptions = 0,
1797 : : .deviceCap = 0,
1798 : : .deviceType = 5, /* takes lower byte in eeprom location */
1799 : : .pwrTableOffset = AR9300_PWR_TABLE_OFFSET,
1800 : : .params_for_tuning_caps = {0, 0},
1801 : : .featureEnable = 0x0d,
1802 : : /*
1803 : : * bit0 - enable tx temp comp - disabled
1804 : : * bit1 - enable tx volt comp - disabled
1805 : : * bit2 - enable fastclock - enabled
1806 : : * bit3 - enable doubling - enabled
1807 : : * bit4 - enable internal regulator - disabled
1808 : : * bit5 - enable pa predistortion - disabled
1809 : : */
1810 : : .miscConfiguration = 0, /* bit0 - turn down drivestrength */
1811 : : .eepromWriteEnableGpio = 6,
1812 : : .wlanDisableGpio = 0,
1813 : : .wlanLedGpio = 8,
1814 : : .rxBandSelectGpio = 0xff,
1815 : : .txrxgain = 0x0,
1816 : : .swreg = 0,
1817 : : },
1818 : : .modalHeader2G = {
1819 : : /* ar9300_modal_eep_header 2g */
1820 : : /* 4 idle,t1,t2,b(4 bits per setting) */
1821 : : .antCtrlCommon = LE32(0x110),
1822 : : /* 4 ra1l1, ra2l1, ra1l2, ra2l2, ra12 */
1823 : : .antCtrlCommon2 = LE32(0x22222),
1824 : :
1825 : : /*
1826 : : * antCtrlChain[ar9300_max_chains]; 6 idle, t, r,
1827 : : * rx1, rx12, b (2 bits each)
1828 : : */
1829 : : .antCtrlChain = { LE16(0x10), LE16(0x10), LE16(0x10) },
1830 : :
1831 : : /*
1832 : : * xatten1DB[AR9300_max_chains]; 3 xatten1_db
1833 : : * for ar9280 (0xa20c/b20c 5:0)
1834 : : */
1835 : : .xatten1DB = {0x1b, 0x1b, 0x1b},
1836 : :
1837 : : /*
1838 : : * xatten1Margin[ar9300_max_chains]; 3 xatten1_margin
1839 : : * for ar9280 (0xa20c/b20c 16:12
1840 : : */
1841 : : .xatten1Margin = {0x15, 0x15, 0x15},
1842 : : .tempSlope = 50,
1843 : : .voltSlope = 0,
1844 : :
1845 : : /*
1846 : : * spurChans[OSPrey_eeprom_modal_sPURS]; spur
1847 : : * channels in usual fbin coding format
1848 : : */
1849 : : .spurChans = {FREQ2FBIN(2464, 1), 0, 0, 0, 0},
1850 : :
1851 : : /*
1852 : : * noiseFloorThreshch[ar9300_max_cHAINS]; 3 Check
1853 : : * if the register is per chain
1854 : : */
1855 : : .noiseFloorThreshCh = {-1, 0, 0},
1856 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
1857 : : .quick_drop = 0,
1858 : : .xpaBiasLvl = 0,
1859 : : .txFrameToDataStart = 0x0e,
1860 : : .txFrameToPaOn = 0x0e,
1861 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
1862 : : .antennaGain = 0,
1863 : : .switchSettling = 0x2c,
1864 : : .adcDesiredSize = -30,
1865 : : .txEndToXpaOff = 0,
1866 : : .txEndToRxOn = 0x2,
1867 : : .txFrameToXpaOn = 0xe,
1868 : : .thresh62 = 28,
1869 : : .papdRateMaskHt20 = LE32(0x0c80c080),
1870 : : .papdRateMaskHt40 = LE32(0x0080c080),
1871 : : .switchcomspdt = 0,
1872 : : .xlna_bias_strength = 0,
1873 : : .futureModal = {
1874 : : 0, 0, 0, 0, 0, 0, 0,
1875 : : },
1876 : : },
1877 : : .base_ext1 = {
1878 : : .ant_div_control = 0,
1879 : : .future = {0, 0},
1880 : : .tempslopextension = {0, 0, 0, 0, 0, 0, 0, 0}
1881 : : },
1882 : : .calFreqPier2G = {
1883 : : FREQ2FBIN(2412, 1),
1884 : : FREQ2FBIN(2437, 1),
1885 : : FREQ2FBIN(2472, 1),
1886 : : },
1887 : : /* ar9300_cal_data_per_freq_op_loop 2g */
1888 : : .calPierData2G = {
1889 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
1890 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
1891 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
1892 : : },
1893 : : .calTarget_freqbin_Cck = {
1894 : : FREQ2FBIN(2412, 1),
1895 : : FREQ2FBIN(2472, 1),
1896 : : },
1897 : : .calTarget_freqbin_2G = {
1898 : : FREQ2FBIN(2412, 1),
1899 : : FREQ2FBIN(2437, 1),
1900 : : FREQ2FBIN(2472, 1)
1901 : : },
1902 : : .calTarget_freqbin_2GHT20 = {
1903 : : FREQ2FBIN(2412, 1),
1904 : : FREQ2FBIN(2437, 1),
1905 : : FREQ2FBIN(2472, 1)
1906 : : },
1907 : : .calTarget_freqbin_2GHT40 = {
1908 : : FREQ2FBIN(2412, 1),
1909 : : FREQ2FBIN(2437, 1),
1910 : : FREQ2FBIN(2472, 1)
1911 : : },
1912 : : .calTargetPowerCck = {
1913 : : /* 1L-5L,5S,11L,11s */
1914 : : { {38, 38, 38, 38} },
1915 : : { {38, 38, 38, 38} },
1916 : : },
1917 : : .calTargetPower2G = {
1918 : : /* 6-24,36,48,54 */
1919 : : { {38, 38, 36, 34} },
1920 : : { {38, 38, 36, 34} },
1921 : : { {38, 38, 34, 32} },
1922 : : },
1923 : : .calTargetPower2GHT20 = {
1924 : : { {36, 36, 36, 36, 36, 34, 34, 32, 30, 28, 28, 28, 28, 26} },
1925 : : { {36, 36, 36, 36, 36, 34, 36, 34, 32, 30, 30, 30, 28, 26} },
1926 : : { {36, 36, 36, 36, 36, 34, 34, 32, 30, 28, 28, 28, 28, 26} },
1927 : : },
1928 : : .calTargetPower2GHT40 = {
1929 : : { {36, 36, 36, 36, 34, 32, 32, 30, 28, 26, 26, 26, 26, 24} },
1930 : : { {36, 36, 36, 36, 34, 32, 34, 32, 30, 28, 28, 28, 28, 24} },
1931 : : { {36, 36, 36, 36, 34, 32, 32, 30, 28, 26, 26, 26, 26, 24} },
1932 : : },
1933 : : .ctlIndex_2G = {
1934 : : 0x11, 0x12, 0x15, 0x17, 0x41, 0x42,
1935 : : 0x45, 0x47, 0x31, 0x32, 0x35, 0x37,
1936 : : },
1937 : : .ctl_freqbin_2G = {
1938 : : {
1939 : : FREQ2FBIN(2412, 1),
1940 : : FREQ2FBIN(2417, 1),
1941 : : FREQ2FBIN(2457, 1),
1942 : : FREQ2FBIN(2462, 1)
1943 : : },
1944 : : {
1945 : : FREQ2FBIN(2412, 1),
1946 : : FREQ2FBIN(2417, 1),
1947 : : FREQ2FBIN(2462, 1),
1948 : : 0xFF,
1949 : : },
1950 : :
1951 : : {
1952 : : FREQ2FBIN(2412, 1),
1953 : : FREQ2FBIN(2417, 1),
1954 : : FREQ2FBIN(2462, 1),
1955 : : 0xFF,
1956 : : },
1957 : : {
1958 : : FREQ2FBIN(2422, 1),
1959 : : FREQ2FBIN(2427, 1),
1960 : : FREQ2FBIN(2447, 1),
1961 : : FREQ2FBIN(2452, 1)
1962 : : },
1963 : :
1964 : : {
1965 : : /* Data[4].ctledges[0].bchannel */ FREQ2FBIN(2412, 1),
1966 : : /* Data[4].ctledges[1].bchannel */ FREQ2FBIN(2417, 1),
1967 : : /* Data[4].ctledges[2].bchannel */ FREQ2FBIN(2472, 1),
1968 : : /* Data[4].ctledges[3].bchannel */ FREQ2FBIN(2484, 1),
1969 : : },
1970 : :
1971 : : {
1972 : : /* Data[5].ctledges[0].bchannel */ FREQ2FBIN(2412, 1),
1973 : : /* Data[5].ctledges[1].bchannel */ FREQ2FBIN(2417, 1),
1974 : : /* Data[5].ctledges[2].bchannel */ FREQ2FBIN(2472, 1),
1975 : : 0,
1976 : : },
1977 : :
1978 : : {
1979 : : /* Data[6].ctledges[0].bchannel */ FREQ2FBIN(2412, 1),
1980 : : /* Data[6].ctledges[1].bchannel */ FREQ2FBIN(2417, 1),
1981 : : FREQ2FBIN(2472, 1),
1982 : : 0,
1983 : : },
1984 : :
1985 : : {
1986 : : /* Data[7].ctledges[0].bchannel */ FREQ2FBIN(2422, 1),
1987 : : /* Data[7].ctledges[1].bchannel */ FREQ2FBIN(2427, 1),
1988 : : /* Data[7].ctledges[2].bchannel */ FREQ2FBIN(2447, 1),
1989 : : /* Data[7].ctledges[3].bchannel */ FREQ2FBIN(2462, 1),
1990 : : },
1991 : :
1992 : : {
1993 : : /* Data[8].ctledges[0].bchannel */ FREQ2FBIN(2412, 1),
1994 : : /* Data[8].ctledges[1].bchannel */ FREQ2FBIN(2417, 1),
1995 : : /* Data[8].ctledges[2].bchannel */ FREQ2FBIN(2472, 1),
1996 : : },
1997 : :
1998 : : {
1999 : : /* Data[9].ctledges[0].bchannel */ FREQ2FBIN(2412, 1),
2000 : : /* Data[9].ctledges[1].bchannel */ FREQ2FBIN(2417, 1),
2001 : : /* Data[9].ctledges[2].bchannel */ FREQ2FBIN(2472, 1),
2002 : : 0
2003 : : },
2004 : :
2005 : : {
2006 : : /* Data[10].ctledges[0].bchannel */ FREQ2FBIN(2412, 1),
2007 : : /* Data[10].ctledges[1].bchannel */ FREQ2FBIN(2417, 1),
2008 : : /* Data[10].ctledges[2].bchannel */ FREQ2FBIN(2472, 1),
2009 : : 0
2010 : : },
2011 : :
2012 : : {
2013 : : /* Data[11].ctledges[0].bchannel */ FREQ2FBIN(2422, 1),
2014 : : /* Data[11].ctledges[1].bchannel */ FREQ2FBIN(2427, 1),
2015 : : /* Data[11].ctledges[2].bchannel */ FREQ2FBIN(2447, 1),
2016 : : /* Data[11].ctledges[3].bchannel */ FREQ2FBIN(2462, 1),
2017 : : }
2018 : : },
2019 : : .ctlPowerData_2G = {
2020 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2021 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2022 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 1) } },
2023 : :
2024 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0) } },
2025 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2026 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2027 : :
2028 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0) } },
2029 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2030 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2031 : :
2032 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2033 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
2034 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
2035 : : },
2036 : : .modalHeader5G = {
2037 : : /* 4 idle,t1,t2,b (4 bits per setting) */
2038 : : .antCtrlCommon = LE32(0x110),
2039 : : /* 4 ra1l1, ra2l1, ra1l2,ra2l2,ra12 */
2040 : : .antCtrlCommon2 = LE32(0x22222),
2041 : : /* antCtrlChain 6 idle, t,r,rx1,rx12,b (2 bits each) */
2042 : : .antCtrlChain = {
2043 : : LE16(0x0), LE16(0x0), LE16(0x0),
2044 : : },
2045 : : /* xatten1DB 3 xatten1_db for ar9280 (0xa20c/b20c 5:0) */
2046 : : .xatten1DB = {0x13, 0x19, 0x17},
2047 : :
2048 : : /*
2049 : : * xatten1Margin[ar9300_max_chains]; 3 xatten1_margin
2050 : : * for merlin (0xa20c/b20c 16:12
2051 : : */
2052 : : .xatten1Margin = {0x19, 0x19, 0x19},
2053 : : .tempSlope = 70,
2054 : : .voltSlope = 15,
2055 : : /* spurChans spur channels in usual fbin coding format */
2056 : : .spurChans = {0, 0, 0, 0, 0},
2057 : : /* noiseFloorThreshch check if the register is per chain */
2058 : : .noiseFloorThreshCh = {-1, 0, 0},
2059 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
2060 : : .quick_drop = 0,
2061 : : .xpaBiasLvl = 0,
2062 : : .txFrameToDataStart = 0x0e,
2063 : : .txFrameToPaOn = 0x0e,
2064 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
2065 : : .antennaGain = 0,
2066 : : .switchSettling = 0x2d,
2067 : : .adcDesiredSize = -30,
2068 : : .txEndToXpaOff = 0,
2069 : : .txEndToRxOn = 0x2,
2070 : : .txFrameToXpaOn = 0xe,
2071 : : .thresh62 = 28,
2072 : : .papdRateMaskHt20 = LE32(0x0cf0e0e0),
2073 : : .papdRateMaskHt40 = LE32(0x6cf0e0e0),
2074 : : .switchcomspdt = 0,
2075 : : .xlna_bias_strength = 0,
2076 : : .futureModal = {
2077 : : 0, 0, 0, 0, 0, 0, 0,
2078 : : },
2079 : : },
2080 : : .base_ext2 = {
2081 : : .tempSlopeLow = 72,
2082 : : .tempSlopeHigh = 105,
2083 : : .xatten1DBLow = {0x10, 0x14, 0x10},
2084 : : .xatten1MarginLow = {0x19, 0x19 , 0x19},
2085 : : .xatten1DBHigh = {0x1d, 0x20, 0x24},
2086 : : .xatten1MarginHigh = {0x10, 0x10, 0x10}
2087 : : },
2088 : : .calFreqPier5G = {
2089 : : FREQ2FBIN(5180, 0),
2090 : : FREQ2FBIN(5220, 0),
2091 : : FREQ2FBIN(5320, 0),
2092 : : FREQ2FBIN(5400, 0),
2093 : : FREQ2FBIN(5500, 0),
2094 : : FREQ2FBIN(5600, 0),
2095 : : FREQ2FBIN(5700, 0),
2096 : : FREQ2FBIN(5785, 0)
2097 : : },
2098 : : .calPierData5G = {
2099 : : {
2100 : : {0, 0, 0, 0, 0},
2101 : : {0, 0, 0, 0, 0},
2102 : : {0, 0, 0, 0, 0},
2103 : : {0, 0, 0, 0, 0},
2104 : : {0, 0, 0, 0, 0},
2105 : : {0, 0, 0, 0, 0},
2106 : : {0, 0, 0, 0, 0},
2107 : : {0, 0, 0, 0, 0},
2108 : : },
2109 : : {
2110 : : {0, 0, 0, 0, 0},
2111 : : {0, 0, 0, 0, 0},
2112 : : {0, 0, 0, 0, 0},
2113 : : {0, 0, 0, 0, 0},
2114 : : {0, 0, 0, 0, 0},
2115 : : {0, 0, 0, 0, 0},
2116 : : {0, 0, 0, 0, 0},
2117 : : {0, 0, 0, 0, 0},
2118 : : },
2119 : : {
2120 : : {0, 0, 0, 0, 0},
2121 : : {0, 0, 0, 0, 0},
2122 : : {0, 0, 0, 0, 0},
2123 : : {0, 0, 0, 0, 0},
2124 : : {0, 0, 0, 0, 0},
2125 : : {0, 0, 0, 0, 0},
2126 : : {0, 0, 0, 0, 0},
2127 : : {0, 0, 0, 0, 0},
2128 : : },
2129 : :
2130 : : },
2131 : : .calTarget_freqbin_5G = {
2132 : : FREQ2FBIN(5180, 0),
2133 : : FREQ2FBIN(5220, 0),
2134 : : FREQ2FBIN(5320, 0),
2135 : : FREQ2FBIN(5400, 0),
2136 : : FREQ2FBIN(5500, 0),
2137 : : FREQ2FBIN(5600, 0),
2138 : : FREQ2FBIN(5725, 0),
2139 : : FREQ2FBIN(5825, 0)
2140 : : },
2141 : : .calTarget_freqbin_5GHT20 = {
2142 : : FREQ2FBIN(5180, 0),
2143 : : FREQ2FBIN(5220, 0),
2144 : : FREQ2FBIN(5320, 0),
2145 : : FREQ2FBIN(5400, 0),
2146 : : FREQ2FBIN(5500, 0),
2147 : : FREQ2FBIN(5600, 0),
2148 : : FREQ2FBIN(5725, 0),
2149 : : FREQ2FBIN(5825, 0)
2150 : : },
2151 : : .calTarget_freqbin_5GHT40 = {
2152 : : FREQ2FBIN(5180, 0),
2153 : : FREQ2FBIN(5220, 0),
2154 : : FREQ2FBIN(5320, 0),
2155 : : FREQ2FBIN(5400, 0),
2156 : : FREQ2FBIN(5500, 0),
2157 : : FREQ2FBIN(5600, 0),
2158 : : FREQ2FBIN(5725, 0),
2159 : : FREQ2FBIN(5825, 0)
2160 : : },
2161 : : .calTargetPower5G = {
2162 : : /* 6-24,36,48,54 */
2163 : : { {32, 32, 28, 26} },
2164 : : { {32, 32, 28, 26} },
2165 : : { {32, 32, 28, 26} },
2166 : : { {32, 32, 26, 24} },
2167 : : { {32, 32, 26, 24} },
2168 : : { {32, 32, 24, 22} },
2169 : : { {30, 30, 24, 22} },
2170 : : { {30, 30, 24, 22} },
2171 : : },
2172 : : .calTargetPower5GHT20 = {
2173 : : /*
2174 : : * 0_8_16,1-3_9-11_17-19,
2175 : : * 4,5,6,7,12,13,14,15,20,21,22,23
2176 : : */
2177 : : { {32, 32, 32, 32, 28, 26, 32, 28, 26, 24, 24, 24, 22, 22} },
2178 : : { {32, 32, 32, 32, 28, 26, 32, 28, 26, 24, 24, 24, 22, 22} },
2179 : : { {32, 32, 32, 32, 28, 26, 32, 28, 26, 24, 24, 24, 22, 22} },
2180 : : { {32, 32, 32, 32, 28, 26, 32, 26, 24, 22, 22, 22, 20, 20} },
2181 : : { {32, 32, 32, 32, 28, 26, 32, 26, 24, 22, 20, 18, 16, 16} },
2182 : : { {32, 32, 32, 32, 28, 26, 32, 24, 20, 16, 18, 16, 14, 14} },
2183 : : { {30, 30, 30, 30, 28, 26, 30, 24, 20, 16, 18, 16, 14, 14} },
2184 : : { {30, 30, 30, 30, 28, 26, 30, 24, 20, 16, 18, 16, 14, 14} },
2185 : : },
2186 : : .calTargetPower5GHT40 = {
2187 : : /*
2188 : : * 0_8_16,1-3_9-11_17-19,
2189 : : * 4,5,6,7,12,13,14,15,20,21,22,23
2190 : : */
2191 : : { {32, 32, 32, 30, 28, 26, 30, 28, 26, 24, 24, 24, 22, 22} },
2192 : : { {32, 32, 32, 30, 28, 26, 30, 28, 26, 24, 24, 24, 22, 22} },
2193 : : { {32, 32, 32, 30, 28, 26, 30, 28, 26, 24, 24, 24, 22, 22} },
2194 : : { {32, 32, 32, 30, 28, 26, 30, 26, 24, 22, 22, 22, 20, 20} },
2195 : : { {32, 32, 32, 30, 28, 26, 30, 26, 24, 22, 20, 18, 16, 16} },
2196 : : { {32, 32, 32, 30, 28, 26, 30, 22, 20, 16, 18, 16, 14, 14} },
2197 : : { {30, 30, 30, 30, 28, 26, 30, 22, 20, 16, 18, 16, 14, 14} },
2198 : : { {30, 30, 30, 30, 28, 26, 30, 22, 20, 16, 18, 16, 14, 14} },
2199 : : },
2200 : : .ctlIndex_5G = {
2201 : : 0x10, 0x16, 0x18, 0x40, 0x46,
2202 : : 0x48, 0x30, 0x36, 0x38
2203 : : },
2204 : : .ctl_freqbin_5G = {
2205 : : {
2206 : : /* Data[0].ctledges[0].bchannel */ FREQ2FBIN(5180, 0),
2207 : : /* Data[0].ctledges[1].bchannel */ FREQ2FBIN(5260, 0),
2208 : : /* Data[0].ctledges[2].bchannel */ FREQ2FBIN(5280, 0),
2209 : : /* Data[0].ctledges[3].bchannel */ FREQ2FBIN(5500, 0),
2210 : : /* Data[0].ctledges[4].bchannel */ FREQ2FBIN(5600, 0),
2211 : : /* Data[0].ctledges[5].bchannel */ FREQ2FBIN(5700, 0),
2212 : : /* Data[0].ctledges[6].bchannel */ FREQ2FBIN(5745, 0),
2213 : : /* Data[0].ctledges[7].bchannel */ FREQ2FBIN(5825, 0)
2214 : : },
2215 : : {
2216 : : /* Data[1].ctledges[0].bchannel */ FREQ2FBIN(5180, 0),
2217 : : /* Data[1].ctledges[1].bchannel */ FREQ2FBIN(5260, 0),
2218 : : /* Data[1].ctledges[2].bchannel */ FREQ2FBIN(5280, 0),
2219 : : /* Data[1].ctledges[3].bchannel */ FREQ2FBIN(5500, 0),
2220 : : /* Data[1].ctledges[4].bchannel */ FREQ2FBIN(5520, 0),
2221 : : /* Data[1].ctledges[5].bchannel */ FREQ2FBIN(5700, 0),
2222 : : /* Data[1].ctledges[6].bchannel */ FREQ2FBIN(5745, 0),
2223 : : /* Data[1].ctledges[7].bchannel */ FREQ2FBIN(5825, 0)
2224 : : },
2225 : :
2226 : : {
2227 : : /* Data[2].ctledges[0].bchannel */ FREQ2FBIN(5190, 0),
2228 : : /* Data[2].ctledges[1].bchannel */ FREQ2FBIN(5230, 0),
2229 : : /* Data[2].ctledges[2].bchannel */ FREQ2FBIN(5270, 0),
2230 : : /* Data[2].ctledges[3].bchannel */ FREQ2FBIN(5310, 0),
2231 : : /* Data[2].ctledges[4].bchannel */ FREQ2FBIN(5510, 0),
2232 : : /* Data[2].ctledges[5].bchannel */ FREQ2FBIN(5550, 0),
2233 : : /* Data[2].ctledges[6].bchannel */ FREQ2FBIN(5670, 0),
2234 : : /* Data[2].ctledges[7].bchannel */ FREQ2FBIN(5755, 0)
2235 : : },
2236 : :
2237 : : {
2238 : : /* Data[3].ctledges[0].bchannel */ FREQ2FBIN(5180, 0),
2239 : : /* Data[3].ctledges[1].bchannel */ FREQ2FBIN(5200, 0),
2240 : : /* Data[3].ctledges[2].bchannel */ FREQ2FBIN(5260, 0),
2241 : : /* Data[3].ctledges[3].bchannel */ FREQ2FBIN(5320, 0),
2242 : : /* Data[3].ctledges[4].bchannel */ FREQ2FBIN(5500, 0),
2243 : : /* Data[3].ctledges[5].bchannel */ FREQ2FBIN(5700, 0),
2244 : : /* Data[3].ctledges[6].bchannel */ 0xFF,
2245 : : /* Data[3].ctledges[7].bchannel */ 0xFF,
2246 : : },
2247 : :
2248 : : {
2249 : : /* Data[4].ctledges[0].bchannel */ FREQ2FBIN(5180, 0),
2250 : : /* Data[4].ctledges[1].bchannel */ FREQ2FBIN(5260, 0),
2251 : : /* Data[4].ctledges[2].bchannel */ FREQ2FBIN(5500, 0),
2252 : : /* Data[4].ctledges[3].bchannel */ FREQ2FBIN(5700, 0),
2253 : : /* Data[4].ctledges[4].bchannel */ 0xFF,
2254 : : /* Data[4].ctledges[5].bchannel */ 0xFF,
2255 : : /* Data[4].ctledges[6].bchannel */ 0xFF,
2256 : : /* Data[4].ctledges[7].bchannel */ 0xFF,
2257 : : },
2258 : :
2259 : : {
2260 : : /* Data[5].ctledges[0].bchannel */ FREQ2FBIN(5190, 0),
2261 : : /* Data[5].ctledges[1].bchannel */ FREQ2FBIN(5270, 0),
2262 : : /* Data[5].ctledges[2].bchannel */ FREQ2FBIN(5310, 0),
2263 : : /* Data[5].ctledges[3].bchannel */ FREQ2FBIN(5510, 0),
2264 : : /* Data[5].ctledges[4].bchannel */ FREQ2FBIN(5590, 0),
2265 : : /* Data[5].ctledges[5].bchannel */ FREQ2FBIN(5670, 0),
2266 : : /* Data[5].ctledges[6].bchannel */ 0xFF,
2267 : : /* Data[5].ctledges[7].bchannel */ 0xFF
2268 : : },
2269 : :
2270 : : {
2271 : : /* Data[6].ctledges[0].bchannel */ FREQ2FBIN(5180, 0),
2272 : : /* Data[6].ctledges[1].bchannel */ FREQ2FBIN(5200, 0),
2273 : : /* Data[6].ctledges[2].bchannel */ FREQ2FBIN(5220, 0),
2274 : : /* Data[6].ctledges[3].bchannel */ FREQ2FBIN(5260, 0),
2275 : : /* Data[6].ctledges[4].bchannel */ FREQ2FBIN(5500, 0),
2276 : : /* Data[6].ctledges[5].bchannel */ FREQ2FBIN(5600, 0),
2277 : : /* Data[6].ctledges[6].bchannel */ FREQ2FBIN(5700, 0),
2278 : : /* Data[6].ctledges[7].bchannel */ FREQ2FBIN(5745, 0)
2279 : : },
2280 : :
2281 : : {
2282 : : /* Data[7].ctledges[0].bchannel */ FREQ2FBIN(5180, 0),
2283 : : /* Data[7].ctledges[1].bchannel */ FREQ2FBIN(5260, 0),
2284 : : /* Data[7].ctledges[2].bchannel */ FREQ2FBIN(5320, 0),
2285 : : /* Data[7].ctledges[3].bchannel */ FREQ2FBIN(5500, 0),
2286 : : /* Data[7].ctledges[4].bchannel */ FREQ2FBIN(5560, 0),
2287 : : /* Data[7].ctledges[5].bchannel */ FREQ2FBIN(5700, 0),
2288 : : /* Data[7].ctledges[6].bchannel */ FREQ2FBIN(5745, 0),
2289 : : /* Data[7].ctledges[7].bchannel */ FREQ2FBIN(5825, 0)
2290 : : },
2291 : :
2292 : : {
2293 : : /* Data[8].ctledges[0].bchannel */ FREQ2FBIN(5190, 0),
2294 : : /* Data[8].ctledges[1].bchannel */ FREQ2FBIN(5230, 0),
2295 : : /* Data[8].ctledges[2].bchannel */ FREQ2FBIN(5270, 0),
2296 : : /* Data[8].ctledges[3].bchannel */ FREQ2FBIN(5510, 0),
2297 : : /* Data[8].ctledges[4].bchannel */ FREQ2FBIN(5550, 0),
2298 : : /* Data[8].ctledges[5].bchannel */ FREQ2FBIN(5670, 0),
2299 : : /* Data[8].ctledges[6].bchannel */ FREQ2FBIN(5755, 0),
2300 : : /* Data[8].ctledges[7].bchannel */ FREQ2FBIN(5795, 0)
2301 : : }
2302 : : },
2303 : : .ctlPowerData_5G = {
2304 : : {
2305 : : {
2306 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2307 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2308 : : }
2309 : : },
2310 : : {
2311 : : {
2312 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2313 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2314 : : }
2315 : : },
2316 : : {
2317 : : {
2318 : : CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 1),
2319 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2320 : : }
2321 : : },
2322 : : {
2323 : : {
2324 : : CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2325 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
2326 : : }
2327 : : },
2328 : : {
2329 : : {
2330 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2331 : : CTL(60, 0), CTL(60, 0), CTL(60, 0), CTL(60, 0),
2332 : : }
2333 : : },
2334 : : {
2335 : : {
2336 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2337 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
2338 : : }
2339 : : },
2340 : : {
2341 : : {
2342 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2343 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2344 : : }
2345 : : },
2346 : : {
2347 : : {
2348 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
2349 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2350 : : }
2351 : : },
2352 : : {
2353 : : {
2354 : : CTL(60, 1), CTL(60, 0), CTL(60, 1), CTL(60, 1),
2355 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
2356 : : }
2357 : : },
2358 : : }
2359 : : };
2360 : :
2361 : : static const struct ar9300_eeprom ar9300_h116 = {
2362 : : .eepromVersion = 2,
2363 : : .templateVersion = 4,
2364 : : .macAddr = {0x00, 0x03, 0x7f, 0x0, 0x0, 0x0},
2365 : : .custData = {"h116-041-f0000"},
2366 : : .baseEepHeader = {
2367 : : .regDmn = { LE16(0), LE16(0x1f) },
2368 : : .txrxMask = 0x33, /* 4 bits tx and 4 bits rx */
2369 : : .opCapFlags = {
2370 : : .opFlags = AR5416_OPFLAGS_11G | AR5416_OPFLAGS_11A,
2371 : : .eepMisc = AR9300_EEPMISC_LITTLE_ENDIAN,
2372 : : },
2373 : : .rfSilent = 0,
2374 : : .blueToothOptions = 0,
2375 : : .deviceCap = 0,
2376 : : .deviceType = 5, /* takes lower byte in eeprom location */
2377 : : .pwrTableOffset = AR9300_PWR_TABLE_OFFSET,
2378 : : .params_for_tuning_caps = {0, 0},
2379 : : .featureEnable = 0x0d,
2380 : : /*
2381 : : * bit0 - enable tx temp comp - disabled
2382 : : * bit1 - enable tx volt comp - disabled
2383 : : * bit2 - enable fastClock - enabled
2384 : : * bit3 - enable doubling - enabled
2385 : : * bit4 - enable internal regulator - disabled
2386 : : * bit5 - enable pa predistortion - disabled
2387 : : */
2388 : : .miscConfiguration = 0, /* bit0 - turn down drivestrength */
2389 : : .eepromWriteEnableGpio = 6,
2390 : : .wlanDisableGpio = 0,
2391 : : .wlanLedGpio = 8,
2392 : : .rxBandSelectGpio = 0xff,
2393 : : .txrxgain = 0x10,
2394 : : .swreg = 0,
2395 : : },
2396 : : .modalHeader2G = {
2397 : : /* ar9300_modal_eep_header 2g */
2398 : : /* 4 idle,t1,t2,b(4 bits per setting) */
2399 : : .antCtrlCommon = LE32(0x110),
2400 : : /* 4 ra1l1, ra2l1, ra1l2, ra2l2, ra12 */
2401 : : .antCtrlCommon2 = LE32(0x44444),
2402 : :
2403 : : /*
2404 : : * antCtrlChain[AR9300_MAX_CHAINS]; 6 idle, t, r,
2405 : : * rx1, rx12, b (2 bits each)
2406 : : */
2407 : : .antCtrlChain = { LE16(0x10), LE16(0x10), LE16(0x10) },
2408 : :
2409 : : /*
2410 : : * xatten1DB[AR9300_MAX_CHAINS]; 3 xatten1_db
2411 : : * for ar9280 (0xa20c/b20c 5:0)
2412 : : */
2413 : : .xatten1DB = {0x1f, 0x1f, 0x1f},
2414 : :
2415 : : /*
2416 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
2417 : : * for ar9280 (0xa20c/b20c 16:12
2418 : : */
2419 : : .xatten1Margin = {0x12, 0x12, 0x12},
2420 : : .tempSlope = 25,
2421 : : .voltSlope = 0,
2422 : :
2423 : : /*
2424 : : * spurChans[OSPREY_EEPROM_MODAL_SPURS]; spur
2425 : : * channels in usual fbin coding format
2426 : : */
2427 : : .spurChans = {FREQ2FBIN(2464, 1), 0, 0, 0, 0},
2428 : :
2429 : : /*
2430 : : * noiseFloorThreshCh[AR9300_MAX_CHAINS]; 3 Check
2431 : : * if the register is per chain
2432 : : */
2433 : : .noiseFloorThreshCh = {-1, 0, 0},
2434 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
2435 : : .quick_drop = 0,
2436 : : .xpaBiasLvl = 0,
2437 : : .txFrameToDataStart = 0x0e,
2438 : : .txFrameToPaOn = 0x0e,
2439 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
2440 : : .antennaGain = 0,
2441 : : .switchSettling = 0x2c,
2442 : : .adcDesiredSize = -30,
2443 : : .txEndToXpaOff = 0,
2444 : : .txEndToRxOn = 0x2,
2445 : : .txFrameToXpaOn = 0xe,
2446 : : .thresh62 = 28,
2447 : : .papdRateMaskHt20 = LE32(0x0c80C080),
2448 : : .papdRateMaskHt40 = LE32(0x0080C080),
2449 : : .switchcomspdt = 0,
2450 : : .xlna_bias_strength = 0,
2451 : : .futureModal = {
2452 : : 0, 0, 0, 0, 0, 0, 0,
2453 : : },
2454 : : },
2455 : : .base_ext1 = {
2456 : : .ant_div_control = 0,
2457 : : .future = {0, 0},
2458 : : .tempslopextension = {0, 0, 0, 0, 0, 0, 0, 0}
2459 : : },
2460 : : .calFreqPier2G = {
2461 : : FREQ2FBIN(2412, 1),
2462 : : FREQ2FBIN(2437, 1),
2463 : : FREQ2FBIN(2462, 1),
2464 : : },
2465 : : /* ar9300_cal_data_per_freq_op_loop 2g */
2466 : : .calPierData2G = {
2467 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
2468 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
2469 : : { {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0}, {0, 0, 0, 0, 0, 0} },
2470 : : },
2471 : : .calTarget_freqbin_Cck = {
2472 : : FREQ2FBIN(2412, 1),
2473 : : FREQ2FBIN(2472, 1),
2474 : : },
2475 : : .calTarget_freqbin_2G = {
2476 : : FREQ2FBIN(2412, 1),
2477 : : FREQ2FBIN(2437, 1),
2478 : : FREQ2FBIN(2472, 1)
2479 : : },
2480 : : .calTarget_freqbin_2GHT20 = {
2481 : : FREQ2FBIN(2412, 1),
2482 : : FREQ2FBIN(2437, 1),
2483 : : FREQ2FBIN(2472, 1)
2484 : : },
2485 : : .calTarget_freqbin_2GHT40 = {
2486 : : FREQ2FBIN(2412, 1),
2487 : : FREQ2FBIN(2437, 1),
2488 : : FREQ2FBIN(2472, 1)
2489 : : },
2490 : : .calTargetPowerCck = {
2491 : : /* 1L-5L,5S,11L,11S */
2492 : : { {34, 34, 34, 34} },
2493 : : { {34, 34, 34, 34} },
2494 : : },
2495 : : .calTargetPower2G = {
2496 : : /* 6-24,36,48,54 */
2497 : : { {34, 34, 32, 32} },
2498 : : { {34, 34, 32, 32} },
2499 : : { {34, 34, 32, 32} },
2500 : : },
2501 : : .calTargetPower2GHT20 = {
2502 : : { {32, 32, 32, 32, 32, 30, 32, 32, 30, 28, 0, 0, 0, 0} },
2503 : : { {32, 32, 32, 32, 32, 30, 32, 32, 30, 28, 0, 0, 0, 0} },
2504 : : { {32, 32, 32, 32, 32, 30, 32, 32, 30, 28, 0, 0, 0, 0} },
2505 : : },
2506 : : .calTargetPower2GHT40 = {
2507 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 0, 0, 0, 0} },
2508 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 0, 0, 0, 0} },
2509 : : { {30, 30, 30, 30, 30, 28, 30, 30, 28, 26, 0, 0, 0, 0} },
2510 : : },
2511 : : .ctlIndex_2G = {
2512 : : 0x11, 0x12, 0x15, 0x17, 0x41, 0x42,
2513 : : 0x45, 0x47, 0x31, 0x32, 0x35, 0x37,
2514 : : },
2515 : : .ctl_freqbin_2G = {
2516 : : {
2517 : : FREQ2FBIN(2412, 1),
2518 : : FREQ2FBIN(2417, 1),
2519 : : FREQ2FBIN(2457, 1),
2520 : : FREQ2FBIN(2462, 1)
2521 : : },
2522 : : {
2523 : : FREQ2FBIN(2412, 1),
2524 : : FREQ2FBIN(2417, 1),
2525 : : FREQ2FBIN(2462, 1),
2526 : : 0xFF,
2527 : : },
2528 : :
2529 : : {
2530 : : FREQ2FBIN(2412, 1),
2531 : : FREQ2FBIN(2417, 1),
2532 : : FREQ2FBIN(2462, 1),
2533 : : 0xFF,
2534 : : },
2535 : : {
2536 : : FREQ2FBIN(2422, 1),
2537 : : FREQ2FBIN(2427, 1),
2538 : : FREQ2FBIN(2447, 1),
2539 : : FREQ2FBIN(2452, 1)
2540 : : },
2541 : :
2542 : : {
2543 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
2544 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
2545 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
2546 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(2484, 1),
2547 : : },
2548 : :
2549 : : {
2550 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
2551 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
2552 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
2553 : : 0,
2554 : : },
2555 : :
2556 : : {
2557 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
2558 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
2559 : : FREQ2FBIN(2472, 1),
2560 : : 0,
2561 : : },
2562 : :
2563 : : {
2564 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
2565 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
2566 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
2567 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
2568 : : },
2569 : :
2570 : : {
2571 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
2572 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
2573 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
2574 : : },
2575 : :
2576 : : {
2577 : : /* Data[9].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
2578 : : /* Data[9].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
2579 : : /* Data[9].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
2580 : : 0
2581 : : },
2582 : :
2583 : : {
2584 : : /* Data[10].ctlEdges[0].bChannel */ FREQ2FBIN(2412, 1),
2585 : : /* Data[10].ctlEdges[1].bChannel */ FREQ2FBIN(2417, 1),
2586 : : /* Data[10].ctlEdges[2].bChannel */ FREQ2FBIN(2472, 1),
2587 : : 0
2588 : : },
2589 : :
2590 : : {
2591 : : /* Data[11].ctlEdges[0].bChannel */ FREQ2FBIN(2422, 1),
2592 : : /* Data[11].ctlEdges[1].bChannel */ FREQ2FBIN(2427, 1),
2593 : : /* Data[11].ctlEdges[2].bChannel */ FREQ2FBIN(2447, 1),
2594 : : /* Data[11].ctlEdges[3].bChannel */ FREQ2FBIN(2462, 1),
2595 : : }
2596 : : },
2597 : : .ctlPowerData_2G = {
2598 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2599 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2600 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 1) } },
2601 : :
2602 : : { { CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0) } },
2603 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2604 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2605 : :
2606 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0) } },
2607 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2608 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2609 : :
2610 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 0) } },
2611 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
2612 : : { { CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 1) } },
2613 : : },
2614 : : .modalHeader5G = {
2615 : : /* 4 idle,t1,t2,b (4 bits per setting) */
2616 : : .antCtrlCommon = LE32(0x220),
2617 : : /* 4 ra1l1, ra2l1, ra1l2,ra2l2,ra12 */
2618 : : .antCtrlCommon2 = LE32(0x44444),
2619 : : /* antCtrlChain 6 idle, t,r,rx1,rx12,b (2 bits each) */
2620 : : .antCtrlChain = {
2621 : : LE16(0x150), LE16(0x150), LE16(0x150),
2622 : : },
2623 : : /* xatten1DB 3 xatten1_db for AR9280 (0xa20c/b20c 5:0) */
2624 : : .xatten1DB = {0x19, 0x19, 0x19},
2625 : :
2626 : : /*
2627 : : * xatten1Margin[AR9300_MAX_CHAINS]; 3 xatten1_margin
2628 : : * for merlin (0xa20c/b20c 16:12
2629 : : */
2630 : : .xatten1Margin = {0x14, 0x14, 0x14},
2631 : : .tempSlope = 70,
2632 : : .voltSlope = 0,
2633 : : /* spurChans spur channels in usual fbin coding format */
2634 : : .spurChans = {0, 0, 0, 0, 0},
2635 : : /* noiseFloorThreshCh Check if the register is per chain */
2636 : : .noiseFloorThreshCh = {-1, 0, 0},
2637 : : .reserved = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
2638 : : .quick_drop = 0,
2639 : : .xpaBiasLvl = 0,
2640 : : .txFrameToDataStart = 0x0e,
2641 : : .txFrameToPaOn = 0x0e,
2642 : : .txClip = 3, /* 4 bits tx_clip, 4 bits dac_scale_cck */
2643 : : .antennaGain = 0,
2644 : : .switchSettling = 0x2d,
2645 : : .adcDesiredSize = -30,
2646 : : .txEndToXpaOff = 0,
2647 : : .txEndToRxOn = 0x2,
2648 : : .txFrameToXpaOn = 0xe,
2649 : : .thresh62 = 28,
2650 : : .papdRateMaskHt20 = LE32(0x0cf0e0e0),
2651 : : .papdRateMaskHt40 = LE32(0x6cf0e0e0),
2652 : : .switchcomspdt = 0,
2653 : : .xlna_bias_strength = 0,
2654 : : .futureModal = {
2655 : : 0, 0, 0, 0, 0, 0, 0,
2656 : : },
2657 : : },
2658 : : .base_ext2 = {
2659 : : .tempSlopeLow = 35,
2660 : : .tempSlopeHigh = 50,
2661 : : .xatten1DBLow = {0, 0, 0},
2662 : : .xatten1MarginLow = {0, 0, 0},
2663 : : .xatten1DBHigh = {0, 0, 0},
2664 : : .xatten1MarginHigh = {0, 0, 0}
2665 : : },
2666 : : .calFreqPier5G = {
2667 : : FREQ2FBIN(5160, 0),
2668 : : FREQ2FBIN(5220, 0),
2669 : : FREQ2FBIN(5320, 0),
2670 : : FREQ2FBIN(5400, 0),
2671 : : FREQ2FBIN(5500, 0),
2672 : : FREQ2FBIN(5600, 0),
2673 : : FREQ2FBIN(5700, 0),
2674 : : FREQ2FBIN(5785, 0)
2675 : : },
2676 : : .calPierData5G = {
2677 : : {
2678 : : {0, 0, 0, 0, 0},
2679 : : {0, 0, 0, 0, 0},
2680 : : {0, 0, 0, 0, 0},
2681 : : {0, 0, 0, 0, 0},
2682 : : {0, 0, 0, 0, 0},
2683 : : {0, 0, 0, 0, 0},
2684 : : {0, 0, 0, 0, 0},
2685 : : {0, 0, 0, 0, 0},
2686 : : },
2687 : : {
2688 : : {0, 0, 0, 0, 0},
2689 : : {0, 0, 0, 0, 0},
2690 : : {0, 0, 0, 0, 0},
2691 : : {0, 0, 0, 0, 0},
2692 : : {0, 0, 0, 0, 0},
2693 : : {0, 0, 0, 0, 0},
2694 : : {0, 0, 0, 0, 0},
2695 : : {0, 0, 0, 0, 0},
2696 : : },
2697 : : {
2698 : : {0, 0, 0, 0, 0},
2699 : : {0, 0, 0, 0, 0},
2700 : : {0, 0, 0, 0, 0},
2701 : : {0, 0, 0, 0, 0},
2702 : : {0, 0, 0, 0, 0},
2703 : : {0, 0, 0, 0, 0},
2704 : : {0, 0, 0, 0, 0},
2705 : : {0, 0, 0, 0, 0},
2706 : : },
2707 : :
2708 : : },
2709 : : .calTarget_freqbin_5G = {
2710 : : FREQ2FBIN(5180, 0),
2711 : : FREQ2FBIN(5240, 0),
2712 : : FREQ2FBIN(5320, 0),
2713 : : FREQ2FBIN(5400, 0),
2714 : : FREQ2FBIN(5500, 0),
2715 : : FREQ2FBIN(5600, 0),
2716 : : FREQ2FBIN(5700, 0),
2717 : : FREQ2FBIN(5825, 0)
2718 : : },
2719 : : .calTarget_freqbin_5GHT20 = {
2720 : : FREQ2FBIN(5180, 0),
2721 : : FREQ2FBIN(5240, 0),
2722 : : FREQ2FBIN(5320, 0),
2723 : : FREQ2FBIN(5400, 0),
2724 : : FREQ2FBIN(5500, 0),
2725 : : FREQ2FBIN(5700, 0),
2726 : : FREQ2FBIN(5745, 0),
2727 : : FREQ2FBIN(5825, 0)
2728 : : },
2729 : : .calTarget_freqbin_5GHT40 = {
2730 : : FREQ2FBIN(5180, 0),
2731 : : FREQ2FBIN(5240, 0),
2732 : : FREQ2FBIN(5320, 0),
2733 : : FREQ2FBIN(5400, 0),
2734 : : FREQ2FBIN(5500, 0),
2735 : : FREQ2FBIN(5700, 0),
2736 : : FREQ2FBIN(5745, 0),
2737 : : FREQ2FBIN(5825, 0)
2738 : : },
2739 : : .calTargetPower5G = {
2740 : : /* 6-24,36,48,54 */
2741 : : { {30, 30, 28, 24} },
2742 : : { {30, 30, 28, 24} },
2743 : : { {30, 30, 28, 24} },
2744 : : { {30, 30, 28, 24} },
2745 : : { {30, 30, 28, 24} },
2746 : : { {30, 30, 28, 24} },
2747 : : { {30, 30, 28, 24} },
2748 : : { {30, 30, 28, 24} },
2749 : : },
2750 : : .calTargetPower5GHT20 = {
2751 : : /*
2752 : : * 0_8_16,1-3_9-11_17-19,
2753 : : * 4,5,6,7,12,13,14,15,20,21,22,23
2754 : : */
2755 : : { {30, 30, 30, 28, 24, 20, 30, 28, 24, 20, 0, 0, 0, 0} },
2756 : : { {30, 30, 30, 28, 24, 20, 30, 28, 24, 20, 0, 0, 0, 0} },
2757 : : { {30, 30, 30, 26, 22, 18, 30, 26, 22, 18, 0, 0, 0, 0} },
2758 : : { {30, 30, 30, 26, 22, 18, 30, 26, 22, 18, 0, 0, 0, 0} },
2759 : : { {30, 30, 30, 24, 20, 16, 30, 24, 20, 16, 0, 0, 0, 0} },
2760 : : { {30, 30, 30, 24, 20, 16, 30, 24, 20, 16, 0, 0, 0, 0} },
2761 : : { {30, 30, 30, 22, 18, 14, 30, 22, 18, 14, 0, 0, 0, 0} },
2762 : : { {30, 30, 30, 22, 18, 14, 30, 22, 18, 14, 0, 0, 0, 0} },
2763 : : },
2764 : : .calTargetPower5GHT40 = {
2765 : : /*
2766 : : * 0_8_16,1-3_9-11_17-19,
2767 : : * 4,5,6,7,12,13,14,15,20,21,22,23
2768 : : */
2769 : : { {28, 28, 28, 26, 22, 18, 28, 26, 22, 18, 0, 0, 0, 0} },
2770 : : { {28, 28, 28, 26, 22, 18, 28, 26, 22, 18, 0, 0, 0, 0} },
2771 : : { {28, 28, 28, 24, 20, 16, 28, 24, 20, 16, 0, 0, 0, 0} },
2772 : : { {28, 28, 28, 24, 20, 16, 28, 24, 20, 16, 0, 0, 0, 0} },
2773 : : { {28, 28, 28, 22, 18, 14, 28, 22, 18, 14, 0, 0, 0, 0} },
2774 : : { {28, 28, 28, 22, 18, 14, 28, 22, 18, 14, 0, 0, 0, 0} },
2775 : : { {28, 28, 28, 20, 16, 12, 28, 20, 16, 12, 0, 0, 0, 0} },
2776 : : { {28, 28, 28, 20, 16, 12, 28, 20, 16, 12, 0, 0, 0, 0} },
2777 : : },
2778 : : .ctlIndex_5G = {
2779 : : 0x10, 0x16, 0x18, 0x40, 0x46,
2780 : : 0x48, 0x30, 0x36, 0x38
2781 : : },
2782 : : .ctl_freqbin_5G = {
2783 : : {
2784 : : /* Data[0].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
2785 : : /* Data[0].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
2786 : : /* Data[0].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
2787 : : /* Data[0].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
2788 : : /* Data[0].ctlEdges[4].bChannel */ FREQ2FBIN(5600, 0),
2789 : : /* Data[0].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
2790 : : /* Data[0].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
2791 : : /* Data[0].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
2792 : : },
2793 : : {
2794 : : /* Data[1].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
2795 : : /* Data[1].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
2796 : : /* Data[1].ctlEdges[2].bChannel */ FREQ2FBIN(5280, 0),
2797 : : /* Data[1].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
2798 : : /* Data[1].ctlEdges[4].bChannel */ FREQ2FBIN(5520, 0),
2799 : : /* Data[1].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
2800 : : /* Data[1].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
2801 : : /* Data[1].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
2802 : : },
2803 : :
2804 : : {
2805 : : /* Data[2].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
2806 : : /* Data[2].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
2807 : : /* Data[2].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
2808 : : /* Data[2].ctlEdges[3].bChannel */ FREQ2FBIN(5310, 0),
2809 : : /* Data[2].ctlEdges[4].bChannel */ FREQ2FBIN(5510, 0),
2810 : : /* Data[2].ctlEdges[5].bChannel */ FREQ2FBIN(5550, 0),
2811 : : /* Data[2].ctlEdges[6].bChannel */ FREQ2FBIN(5670, 0),
2812 : : /* Data[2].ctlEdges[7].bChannel */ FREQ2FBIN(5755, 0)
2813 : : },
2814 : :
2815 : : {
2816 : : /* Data[3].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
2817 : : /* Data[3].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
2818 : : /* Data[3].ctlEdges[2].bChannel */ FREQ2FBIN(5260, 0),
2819 : : /* Data[3].ctlEdges[3].bChannel */ FREQ2FBIN(5320, 0),
2820 : : /* Data[3].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
2821 : : /* Data[3].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
2822 : : /* Data[3].ctlEdges[6].bChannel */ 0xFF,
2823 : : /* Data[3].ctlEdges[7].bChannel */ 0xFF,
2824 : : },
2825 : :
2826 : : {
2827 : : /* Data[4].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
2828 : : /* Data[4].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
2829 : : /* Data[4].ctlEdges[2].bChannel */ FREQ2FBIN(5500, 0),
2830 : : /* Data[4].ctlEdges[3].bChannel */ FREQ2FBIN(5700, 0),
2831 : : /* Data[4].ctlEdges[4].bChannel */ 0xFF,
2832 : : /* Data[4].ctlEdges[5].bChannel */ 0xFF,
2833 : : /* Data[4].ctlEdges[6].bChannel */ 0xFF,
2834 : : /* Data[4].ctlEdges[7].bChannel */ 0xFF,
2835 : : },
2836 : :
2837 : : {
2838 : : /* Data[5].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
2839 : : /* Data[5].ctlEdges[1].bChannel */ FREQ2FBIN(5270, 0),
2840 : : /* Data[5].ctlEdges[2].bChannel */ FREQ2FBIN(5310, 0),
2841 : : /* Data[5].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
2842 : : /* Data[5].ctlEdges[4].bChannel */ FREQ2FBIN(5590, 0),
2843 : : /* Data[5].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
2844 : : /* Data[5].ctlEdges[6].bChannel */ 0xFF,
2845 : : /* Data[5].ctlEdges[7].bChannel */ 0xFF
2846 : : },
2847 : :
2848 : : {
2849 : : /* Data[6].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
2850 : : /* Data[6].ctlEdges[1].bChannel */ FREQ2FBIN(5200, 0),
2851 : : /* Data[6].ctlEdges[2].bChannel */ FREQ2FBIN(5220, 0),
2852 : : /* Data[6].ctlEdges[3].bChannel */ FREQ2FBIN(5260, 0),
2853 : : /* Data[6].ctlEdges[4].bChannel */ FREQ2FBIN(5500, 0),
2854 : : /* Data[6].ctlEdges[5].bChannel */ FREQ2FBIN(5600, 0),
2855 : : /* Data[6].ctlEdges[6].bChannel */ FREQ2FBIN(5700, 0),
2856 : : /* Data[6].ctlEdges[7].bChannel */ FREQ2FBIN(5745, 0)
2857 : : },
2858 : :
2859 : : {
2860 : : /* Data[7].ctlEdges[0].bChannel */ FREQ2FBIN(5180, 0),
2861 : : /* Data[7].ctlEdges[1].bChannel */ FREQ2FBIN(5260, 0),
2862 : : /* Data[7].ctlEdges[2].bChannel */ FREQ2FBIN(5320, 0),
2863 : : /* Data[7].ctlEdges[3].bChannel */ FREQ2FBIN(5500, 0),
2864 : : /* Data[7].ctlEdges[4].bChannel */ FREQ2FBIN(5560, 0),
2865 : : /* Data[7].ctlEdges[5].bChannel */ FREQ2FBIN(5700, 0),
2866 : : /* Data[7].ctlEdges[6].bChannel */ FREQ2FBIN(5745, 0),
2867 : : /* Data[7].ctlEdges[7].bChannel */ FREQ2FBIN(5825, 0)
2868 : : },
2869 : :
2870 : : {
2871 : : /* Data[8].ctlEdges[0].bChannel */ FREQ2FBIN(5190, 0),
2872 : : /* Data[8].ctlEdges[1].bChannel */ FREQ2FBIN(5230, 0),
2873 : : /* Data[8].ctlEdges[2].bChannel */ FREQ2FBIN(5270, 0),
2874 : : /* Data[8].ctlEdges[3].bChannel */ FREQ2FBIN(5510, 0),
2875 : : /* Data[8].ctlEdges[4].bChannel */ FREQ2FBIN(5550, 0),
2876 : : /* Data[8].ctlEdges[5].bChannel */ FREQ2FBIN(5670, 0),
2877 : : /* Data[8].ctlEdges[6].bChannel */ FREQ2FBIN(5755, 0),
2878 : : /* Data[8].ctlEdges[7].bChannel */ FREQ2FBIN(5795, 0)
2879 : : }
2880 : : },
2881 : : .ctlPowerData_5G = {
2882 : : {
2883 : : {
2884 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2885 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2886 : : }
2887 : : },
2888 : : {
2889 : : {
2890 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2891 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2892 : : }
2893 : : },
2894 : : {
2895 : : {
2896 : : CTL(60, 0), CTL(60, 1), CTL(60, 0), CTL(60, 1),
2897 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2898 : : }
2899 : : },
2900 : : {
2901 : : {
2902 : : CTL(60, 0), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2903 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
2904 : : }
2905 : : },
2906 : : {
2907 : : {
2908 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2909 : : CTL(60, 0), CTL(60, 0), CTL(60, 0), CTL(60, 0),
2910 : : }
2911 : : },
2912 : : {
2913 : : {
2914 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2915 : : CTL(60, 1), CTL(60, 0), CTL(60, 0), CTL(60, 0),
2916 : : }
2917 : : },
2918 : : {
2919 : : {
2920 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2921 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 1),
2922 : : }
2923 : : },
2924 : : {
2925 : : {
2926 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
2927 : : CTL(60, 1), CTL(60, 1), CTL(60, 1), CTL(60, 0),
2928 : : }
2929 : : },
2930 : : {
2931 : : {
2932 : : CTL(60, 1), CTL(60, 0), CTL(60, 1), CTL(60, 1),
2933 : : CTL(60, 1), CTL(60, 1), CTL(60, 0), CTL(60, 1),
2934 : : }
2935 : : },
2936 : : }
2937 : : };
2938 : :
2939 : :
2940 : : static const struct ar9300_eeprom *ar9300_eep_templates[] = {
2941 : : &ar9300_default,
2942 : : &ar9300_x112,
2943 : : &ar9300_h116,
2944 : : &ar9300_h112,
2945 : : &ar9300_x113,
2946 : : };
2947 : :
2948 : : static const struct ar9300_eeprom *ar9003_eeprom_struct_find_by_id(int id)
2949 : : {
2950 : : int it;
2951 : :
2952 [ # # ]: 0 : for (it = 0; it < ARRAY_SIZE(ar9300_eep_templates); it++)
2953 [ # # ]: 0 : if (ar9300_eep_templates[it]->templateVersion == id)
2954 : : return ar9300_eep_templates[it];
2955 : : return NULL;
2956 : : }
2957 : :
2958 : 4 : static int ath9k_hw_ar9300_check_eeprom(struct ath_hw *ah)
2959 : : {
2960 : 4 : return 0;
2961 : : }
2962 : :
2963 : 2152 : static int interpolate(int x, int xa, int xb, int ya, int yb)
2964 : : {
2965 : 2152 : int bf, factor, plus;
2966 : :
2967 : 2152 : bf = 2 * (yb - ya) * (x - xa) / (xb - xa);
2968 : 2152 : factor = bf / 2;
2969 : 2152 : plus = bf % 2;
2970 : 2152 : return ya + factor + plus;
2971 : : }
2972 : :
2973 : 262 : static u32 ath9k_hw_ar9300_get_eeprom(struct ath_hw *ah,
2974 : : enum eeprom_param param)
2975 : : {
2976 : 262 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
2977 : 262 : struct ar9300_base_eep_hdr *pBase = &eep->baseEepHeader;
2978 : :
2979 [ + + + + : 262 : switch (param) {
- + + + +
+ + - + +
+ ]
2980 : 4 : case EEP_MAC_LSW:
2981 : 4 : return get_unaligned_be16(eep->macAddr);
2982 : 4 : case EEP_MAC_MID:
2983 : 4 : return get_unaligned_be16(eep->macAddr + 2);
2984 : 4 : case EEP_MAC_MSW:
2985 : 4 : return get_unaligned_be16(eep->macAddr + 4);
2986 : 8 : case EEP_REG_0:
2987 : 8 : return le16_to_cpu(pBase->regDmn[0]);
2988 : 0 : case EEP_OP_CAP:
2989 : 0 : return pBase->deviceCap;
2990 : 4 : case EEP_OP_MODE:
2991 : 4 : return pBase->opCapFlags.opFlags;
2992 : 4 : case EEP_RF_SILENT:
2993 : 4 : return pBase->rfSilent;
2994 : 4 : case EEP_TX_MASK:
2995 : 4 : return (pBase->txrxMask >> 4) & 0xf;
2996 : 4 : case EEP_RX_MASK:
2997 : 4 : return pBase->txrxMask & 0xf;
2998 : 4 : case EEP_PAPRD:
2999 : 4 : return !!(pBase->featureEnable & BIT(5));
3000 : 4 : case EEP_CHAIN_MASK_REDUCE:
3001 : 4 : return (pBase->miscConfiguration >> 0x3) & 0x1;
3002 : 0 : case EEP_ANT_DIV_CTL1:
3003 [ # # ]: 0 : if (AR_SREV_9565(ah))
3004 : : return AR9300_EEP_ANTDIV_CONTROL_DEFAULT_VALUE;
3005 : : else
3006 : 0 : return eep->base_ext1.ant_div_control;
3007 : 96 : case EEP_ANTENNA_GAIN_5G:
3008 : 96 : return eep->modalHeader5G.antennaGain;
3009 : 104 : case EEP_ANTENNA_GAIN_2G:
3010 : 104 : return eep->modalHeader2G.antennaGain;
3011 : : default:
3012 : : return 0;
3013 : : }
3014 : : }
3015 : :
3016 : 0 : static bool ar9300_eeprom_read_byte(struct ath_hw *ah, int address,
3017 : : u8 *buffer)
3018 : : {
3019 : 0 : u16 val;
3020 : :
3021 [ # # ]: 0 : if (unlikely(!ath9k_hw_nvram_read(ah, address / 2, &val)))
3022 : : return false;
3023 : :
3024 : 0 : *buffer = (val >> (8 * (address % 2))) & 0xff;
3025 : 0 : return true;
3026 : : }
3027 : :
3028 : 22 : static bool ar9300_eeprom_read_word(struct ath_hw *ah, int address,
3029 : : u8 *buffer)
3030 : : {
3031 : 22 : u16 val;
3032 : 22 : printk(KERN_INFO "ar9300_eeprom_read_word address: %lx\n", address);
3033 : :
3034 [ + - ]: 22 : if (unlikely(!ath9k_hw_nvram_read(ah, address / 2, &val)))
3035 : : return false;
3036 : :
3037 : 22 : buffer[0] = val >> 8;
3038 : 22 : buffer[1] = val & 0xff;
3039 : :
3040 : 22 : return true;
3041 : : }
3042 : :
3043 : 11 : static bool ar9300_read_eeprom(struct ath_hw *ah, int address, u8 *buffer,
3044 : : int count)
3045 : : {
3046 [ + - ]: 11 : struct ath_common *common = ath9k_hw_common(ah);
3047 : 11 : int i;
3048 : :
3049 [ + - - + ]: 11 : if ((address < 0) || ((address + count) / 2 > AR9300_EEPROM_SIZE - 1)) {
3050 [ # # ]: 0 : ath_dbg(common, EEPROM, "eeprom address not in range\n");
3051 : 0 : return false;
3052 : : }
3053 : :
3054 : : /*
3055 : : * Since we're reading the bytes in reverse order from a little-endian
3056 : : * word stream, an even address means we only use the lower half of
3057 : : * the 16-bit word at that address
3058 : : */
3059 [ - + ]: 11 : if (address % 2 == 0) {
3060 [ # # ]: 0 : if (!ar9300_eeprom_read_byte(ah, address--, buffer++))
3061 : 0 : goto error;
3062 : :
3063 : 0 : count--;
3064 : : }
3065 : :
3066 : 11 : printk(KERN_INFO "ar9300_read_eeprom address: %lx count: %lx\n", address, count);
3067 [ + + ]: 44 : for (i = 0; i < count / 2; i++) {
3068 [ - + ]: 22 : if (!ar9300_eeprom_read_word(ah, address, buffer))
3069 : 0 : goto error;
3070 : :
3071 : 22 : address -= 2;
3072 : 22 : buffer += 2;
3073 : : }
3074 : :
3075 [ - + ]: 11 : if (count % 2)
3076 [ # # ]: 0 : if (!ar9300_eeprom_read_byte(ah, address, buffer))
3077 : 0 : goto error;
3078 : :
3079 : : return true;
3080 : :
3081 : 0 : error:
3082 [ # # ]: 0 : ath_dbg(common, EEPROM, "unable to read eeprom region at offset %d\n",
3083 : : address);
3084 : : return false;
3085 : : }
3086 : :
3087 : 38 : static bool ar9300_otp_read_word(struct ath_hw *ah, int addr, u32 *data)
3088 : : {
3089 [ + - + - ]: 76 : REG_READ(ah, AR9300_OTP_BASE + (4 * addr));
3090 : :
3091 [ + - + - : 76 : if (!ath9k_hw_wait(ah, AR9300_OTP_STATUS, AR9300_OTP_STATUS_TYPE,
+ + ]
3092 : : AR9300_OTP_STATUS_VALID, 1000))
3093 : : return false;
3094 : :
3095 [ + - + - ]: 72 : *data = REG_READ(ah, AR9300_OTP_READ_DATA);
3096 : 36 : return true;
3097 : : }
3098 : :
3099 : 5 : static bool ar9300_read_otp(struct ath_hw *ah, int address, u8 *buffer,
3100 : : int count)
3101 : : {
3102 : 5 : u32 data;
3103 : 5 : int i;
3104 : :
3105 [ + + ]: 29 : for (i = 0; i < count; i++) {
3106 : 26 : int offset = 8 * ((address - i) % 4);
3107 [ + + ]: 26 : if (!ar9300_otp_read_word(ah, (address - i) / 4, &data))
3108 : : return false;
3109 : :
3110 : 24 : buffer[i] = (data >> offset) & 0xff;
3111 : : }
3112 : :
3113 : : return true;
3114 : : }
3115 : :
3116 : :
3117 : 2 : static void ar9300_comp_hdr_unpack(u8 *best, int *code, int *reference,
3118 : : int *length, int *major, int *minor)
3119 : : {
3120 : 2 : unsigned long value[4];
3121 : :
3122 : 2 : value[0] = best[0];
3123 : 2 : value[1] = best[1];
3124 : 2 : value[2] = best[2];
3125 : 2 : value[3] = best[3];
3126 : 2 : *code = ((value[0] >> 5) & 0x0007);
3127 : 2 : *reference = (value[0] & 0x001f) | ((value[1] >> 2) & 0x0020);
3128 : 2 : *length = ((value[1] << 4) & 0x07f0) | ((value[2] >> 4) & 0x000f);
3129 : 2 : *major = (value[2] & 0x000f);
3130 : 2 : *minor = (value[3] & 0x00ff);
3131 : : }
3132 : :
3133 : 1 : static u16 ar9300_comp_cksum(u8 *data, int dsize)
3134 : : {
3135 : 1 : int it, checksum = 0;
3136 : :
3137 [ + + ]: 528 : for (it = 0; it < dsize; it++) {
3138 : 527 : checksum += data[it];
3139 : 527 : checksum &= 0xffff;
3140 : : }
3141 : :
3142 : 1 : return checksum;
3143 : : }
3144 : :
3145 : 0 : static bool ar9300_uncompress_block(struct ath_hw *ah,
3146 : : u8 *mptr,
3147 : : int mdataSize,
3148 : : u8 *block,
3149 : : int size)
3150 : : {
3151 : 0 : int it;
3152 : 0 : int spot;
3153 : 0 : int offset;
3154 : 0 : int length;
3155 : 0 : struct ath_common *common = ath9k_hw_common(ah);
3156 : :
3157 : 0 : spot = 0;
3158 : :
3159 [ # # ]: 0 : for (it = 0; it < size; it += (length+2)) {
3160 : 0 : offset = block[it];
3161 : 0 : offset &= 0xff;
3162 : 0 : spot += offset;
3163 : 0 : length = block[it+1];
3164 : 0 : length &= 0xff;
3165 : :
3166 [ # # # # : 0 : if (length > 0 && spot >= 0 && spot+length <= mdataSize) {
# # ]
3167 [ # # ]: 0 : ath_dbg(common, EEPROM,
3168 : : "Restore at %d: spot=%d offset=%d length=%d\n",
3169 : : it, spot, offset, length);
3170 : 0 : memcpy(&mptr[spot], &block[it+2], length);
3171 : 0 : spot += length;
3172 [ # # ]: 0 : } else if (length > 0) {
3173 [ # # ]: 0 : ath_dbg(common, EEPROM,
3174 : : "Bad restore at %d: spot=%d offset=%d length=%d\n",
3175 : : it, spot, offset, length);
3176 : 0 : return false;
3177 : : }
3178 : : }
3179 : : return true;
3180 : : }
3181 : :
3182 : 0 : static int ar9300_compress_decision(struct ath_hw *ah,
3183 : : int it,
3184 : : int code,
3185 : : int reference,
3186 : : u8 *mptr,
3187 : : u8 *word, int length, int mdata_size)
3188 : : {
3189 [ # # # ]: 0 : struct ath_common *common = ath9k_hw_common(ah);
3190 : 0 : const struct ar9300_eeprom *eep = NULL;
3191 : :
3192 [ # # # ]: 0 : switch (code) {
3193 : 0 : case _CompressNone:
3194 [ # # ]: 0 : if (length != mdata_size) {
3195 [ # # ]: 0 : ath_dbg(common, EEPROM,
3196 : : "EEPROM structure size mismatch memory=%d eeprom=%d\n",
3197 : : mdata_size, length);
3198 : 0 : return -1;
3199 : : }
3200 : 0 : memcpy(mptr, word + COMP_HDR_LEN, length);
3201 [ # # ]: 0 : ath_dbg(common, EEPROM,
3202 : : "restored eeprom %d: uncompressed, length %d\n",
3203 : : it, length);
3204 : : break;
3205 : 0 : case _CompressBlock:
3206 [ # # ]: 0 : if (reference != 0) {
3207 : : eep = ar9003_eeprom_struct_find_by_id(reference);
3208 [ # # ]: 0 : if (eep == NULL) {
3209 [ # # ]: 0 : ath_dbg(common, EEPROM,
3210 : : "can't find reference eeprom struct %d\n",
3211 : : reference);
3212 : 0 : return -1;
3213 : : }
3214 : 0 : memcpy(mptr, eep, mdata_size);
3215 : : }
3216 [ # # ]: 0 : ath_dbg(common, EEPROM,
3217 : : "restore eeprom %d: block, reference %d, length %d\n",
3218 : : it, reference, length);
3219 : 0 : ar9300_uncompress_block(ah, mptr, mdata_size,
3220 : : (word + COMP_HDR_LEN), length);
3221 : 0 : break;
3222 : 0 : default:
3223 [ # # ]: 0 : ath_dbg(common, EEPROM, "unknown compression code %d\n", code);
3224 : : return -1;
3225 : : }
3226 : : return 0;
3227 : : }
3228 : :
3229 : : typedef bool (*eeprom_read_op)(struct ath_hw *ah, int address, u8 *buffer,
3230 : : int count);
3231 : :
3232 : 14 : static bool ar9300_check_header(void *data)
3233 : : {
3234 : 14 : u32 *word = data;
3235 : 14 : return !(*word == 0 || *word == ~0);
3236 : : }
3237 : :
3238 : 8 : static bool ar9300_check_eeprom_header(struct ath_hw *ah, eeprom_read_op read,
3239 : : int base_addr)
3240 : : {
3241 : 8 : u8 header[4];
3242 : :
3243 [ - + - + : 8 : if (!read(ah, base_addr, header, 4))
- + - + -
- ]
3244 : : return false;
3245 : :
3246 : 8 : return ar9300_check_header(header);
3247 : : }
3248 : :
3249 : : static int ar9300_eeprom_restore_flash(struct ath_hw *ah, u8 *mptr,
3250 : : int mdata_size)
3251 : : {
3252 : : u16 *data = (u16 *) mptr;
3253 : : int i;
3254 : :
3255 [ # # ]: 0 : for (i = 0; i < mdata_size / 2; i++, data++)
3256 [ # # ]: 0 : if (!ath9k_hw_nvram_read(ah, i, data))
3257 : : return -EIO;
3258 : :
3259 : : return 0;
3260 : : }
3261 : : /*
3262 : : * Read the configuration data from the eeprom.
3263 : : * The data can be put in any specified memory buffer.
3264 : : *
3265 : : * Returns -1 on error.
3266 : : * Returns address of next memory location on success.
3267 : : */
3268 : 5 : static int ar9300_eeprom_restore_internal(struct ath_hw *ah,
3269 : : u8 *mptr, int mdata_size)
3270 : : {
3271 : : #define MDEFAULT 15
3272 : : #define MSTATE 100
3273 : 5 : int cptr;
3274 : 5 : u8 *word;
3275 : 5 : int code;
3276 : 5 : int reference, length, major, minor;
3277 : 5 : int osize;
3278 : 5 : int it;
3279 : 5 : u16 checksum, mchecksum;
3280 [ - + ]: 5 : struct ath_common *common = ath9k_hw_common(ah);
3281 : 5 : struct ar9300_eeprom *eep;
3282 : 5 : eeprom_read_op read;
3283 : :
3284 [ - + ]: 5 : if (ath9k_hw_use_flash(ah)) {
3285 : : u8 txrx;
3286 : :
3287 [ # # ]: 0 : if (ar9300_eeprom_restore_flash(ah, mptr, mdata_size))
3288 : : return -EIO;
3289 : :
3290 : : /* check if eeprom contains valid data */
3291 : 0 : eep = (struct ar9300_eeprom *) mptr;
3292 : 0 : txrx = eep->baseEepHeader.txrxMask;
3293 [ # # ]: 0 : if (txrx != 0 && txrx != 0xff)
3294 : : return 0;
3295 : : }
3296 : :
3297 : 5 : word = kzalloc(2048, GFP_KERNEL);
3298 [ + - ]: 5 : if (!word)
3299 : : return -ENOMEM;
3300 : :
3301 : 5 : memcpy(mptr, &ar9300_default, mdata_size);
3302 : :
3303 : 5 : read = ar9300_read_eeprom;
3304 [ + - ]: 5 : if (AR_SREV_9485(ah))
3305 : : cptr = AR9300_BASE_ADDR_4K;
3306 [ + + ]: 5 : else if (AR_SREV_9330(ah))
3307 : : cptr = AR9300_BASE_ADDR_512;
3308 : : else
3309 : 4 : cptr = AR9300_BASE_ADDR;
3310 [ - + ]: 5 : ath_dbg(common, EEPROM, "Trying EEPROM access at Address 0x%04x\n",
3311 : : cptr);
3312 [ + + ]: 10 : if (ar9300_check_eeprom_header(ah, read, cptr))
3313 : 4 : goto found;
3314 : :
3315 : 1 : cptr = AR9300_BASE_ADDR_4K;
3316 [ - + ]: 1 : ath_dbg(common, EEPROM, "Trying EEPROM access at Address 0x%04x\n",
3317 : : cptr);
3318 [ - + ]: 2 : if (ar9300_check_eeprom_header(ah, read, cptr))
3319 : 0 : goto found;
3320 : :
3321 : 1 : cptr = AR9300_BASE_ADDR_512;
3322 [ - + ]: 1 : ath_dbg(common, EEPROM, "Trying EEPROM access at Address 0x%04x\n",
3323 : : cptr);
3324 [ - + ]: 2 : if (ar9300_check_eeprom_header(ah, read, cptr))
3325 : 0 : goto found;
3326 : :
3327 : 1 : read = ar9300_read_otp;
3328 : 1 : cptr = AR9300_BASE_ADDR;
3329 [ - + ]: 1 : ath_dbg(common, EEPROM, "Trying OTP access at Address 0x%04x\n", cptr);
3330 [ + - ]: 2 : if (ar9300_check_eeprom_header(ah, read, cptr))
3331 : 1 : goto found;
3332 : :
3333 : 0 : cptr = AR9300_BASE_ADDR_512;
3334 [ # # ]: 0 : ath_dbg(common, EEPROM, "Trying OTP access at Address 0x%04x\n", cptr);
3335 [ # # ]: 0 : if (ar9300_check_eeprom_header(ah, read, cptr))
3336 : 0 : goto found;
3337 : :
3338 : 0 : goto fail;
3339 : :
3340 : 5 : found:
3341 [ - + ]: 5 : ath_dbg(common, EEPROM, "Found valid EEPROM data\n");
3342 : :
3343 [ + - ]: 7 : for (it = 0; it < MSTATE; it++) {
3344 [ + + ]: 7 : if (!read(ah, cptr, word, COMP_HDR_LEN))
3345 : 1 : goto fail;
3346 : :
3347 [ + + ]: 6 : if (!ar9300_check_header(word))
3348 : : break;
3349 : :
3350 : 2 : ar9300_comp_hdr_unpack(word, &code, &reference,
3351 : : &length, &major, &minor);
3352 [ - + ]: 2 : ath_dbg(common, EEPROM,
3353 : : "Found block at %x: code=%d ref=%d length=%d major=%d minor=%d\n",
3354 : : cptr, code, reference, length, major, minor);
3355 : 2 : printk(KERN_INFO
3356 : : "Found block at %x: code=%d ref=%d length=%d major=%d minor=%d\n",
3357 : : cptr, code, reference, length, major, minor);
3358 [ + - + - : 2 : if ((!AR_SREV_9485(ah) && length >= 1024) ||
- + ]
3359 [ - - + + ]: 2 : (AR_SREV_9485(ah) && length > EEPROM_DATA_LEN_9485)||
3360 : : (length > cptr)) {
3361 [ - + ]: 1 : ath_dbg(common, EEPROM, "Skipping bad header\n");
3362 : 1 : cptr -= COMP_HDR_LEN;
3363 : 1 : continue;
3364 : : }
3365 : :
3366 : 1 : osize = length;
3367 : 1 : read(ah, cptr, word, COMP_HDR_LEN + osize + COMP_CKSUM_LEN);
3368 : 1 : checksum = ar9300_comp_cksum(&word[COMP_HDR_LEN], length);
3369 [ - + ]: 1 : mchecksum = get_unaligned_le16(&word[COMP_HDR_LEN + osize]);
3370 [ - + ]: 1 : ath_dbg(common, EEPROM, "checksum %x %x\n",
3371 : : checksum, mchecksum);
3372 [ - + ]: 1 : if (checksum == mchecksum) {
3373 : 0 : ar9300_compress_decision(ah, it, code, reference, mptr,
3374 : : word, length, mdata_size);
3375 : : } else {
3376 [ - + ]: 1 : ath_dbg(common, EEPROM,
3377 : : "skipping block with bad checksum\n");
3378 : : }
3379 : 1 : cptr -= (COMP_HDR_LEN + osize + COMP_CKSUM_LEN);
3380 : : }
3381 : :
3382 : 4 : kfree(word);
3383 : 4 : return cptr;
3384 : :
3385 : 1 : fail:
3386 : 1 : kfree(word);
3387 : 1 : return -1;
3388 : : }
3389 : :
3390 : : /*
3391 : : * Restore the configuration structure by reading the eeprom.
3392 : : * This function destroys any existing in-memory structure
3393 : : * content.
3394 : : */
3395 : 5 : static bool ath9k_hw_ar9300_fill_eeprom(struct ath_hw *ah)
3396 : : {
3397 : 5 : u8 *mptr = (u8 *) &ah->eeprom.ar9300_eep;
3398 : :
3399 [ + + ]: 5 : if (ar9300_eeprom_restore_internal(ah, mptr,
3400 : : sizeof(struct ar9300_eeprom)) < 0)
3401 : 1 : return false;
3402 : :
3403 : : return true;
3404 : : }
3405 : :
3406 : : #if defined(CONFIG_ATH9K_DEBUGFS) || defined(CONFIG_ATH9K_HTC_DEBUGFS)
3407 : 0 : static u32 ar9003_dump_modal_eeprom(char *buf, u32 len, u32 size,
3408 : : struct ar9300_modal_eep_header *modal_hdr)
3409 : : {
3410 : 0 : PR_EEP("Chain0 Ant. Control", le16_to_cpu(modal_hdr->antCtrlChain[0]));
3411 : 0 : PR_EEP("Chain1 Ant. Control", le16_to_cpu(modal_hdr->antCtrlChain[1]));
3412 : 0 : PR_EEP("Chain2 Ant. Control", le16_to_cpu(modal_hdr->antCtrlChain[2]));
3413 : 0 : PR_EEP("Ant. Common Control", le32_to_cpu(modal_hdr->antCtrlCommon));
3414 : 0 : PR_EEP("Ant. Common Control2", le32_to_cpu(modal_hdr->antCtrlCommon2));
3415 : 0 : PR_EEP("Ant. Gain", modal_hdr->antennaGain);
3416 : 0 : PR_EEP("Switch Settle", modal_hdr->switchSettling);
3417 : 0 : PR_EEP("Chain0 xatten1DB", modal_hdr->xatten1DB[0]);
3418 : 0 : PR_EEP("Chain1 xatten1DB", modal_hdr->xatten1DB[1]);
3419 : 0 : PR_EEP("Chain2 xatten1DB", modal_hdr->xatten1DB[2]);
3420 : 0 : PR_EEP("Chain0 xatten1Margin", modal_hdr->xatten1Margin[0]);
3421 : 0 : PR_EEP("Chain1 xatten1Margin", modal_hdr->xatten1Margin[1]);
3422 : 0 : PR_EEP("Chain2 xatten1Margin", modal_hdr->xatten1Margin[2]);
3423 : 0 : PR_EEP("Temp Slope", modal_hdr->tempSlope);
3424 : 0 : PR_EEP("Volt Slope", modal_hdr->voltSlope);
3425 : 0 : PR_EEP("spur Channels0", modal_hdr->spurChans[0]);
3426 : 0 : PR_EEP("spur Channels1", modal_hdr->spurChans[1]);
3427 : 0 : PR_EEP("spur Channels2", modal_hdr->spurChans[2]);
3428 : 0 : PR_EEP("spur Channels3", modal_hdr->spurChans[3]);
3429 : 0 : PR_EEP("spur Channels4", modal_hdr->spurChans[4]);
3430 : 0 : PR_EEP("Chain0 NF Threshold", modal_hdr->noiseFloorThreshCh[0]);
3431 : 0 : PR_EEP("Chain1 NF Threshold", modal_hdr->noiseFloorThreshCh[1]);
3432 : 0 : PR_EEP("Chain2 NF Threshold", modal_hdr->noiseFloorThreshCh[2]);
3433 : 0 : PR_EEP("Quick Drop", modal_hdr->quick_drop);
3434 : 0 : PR_EEP("txEndToXpaOff", modal_hdr->txEndToXpaOff);
3435 : 0 : PR_EEP("xPA Bias Level", modal_hdr->xpaBiasLvl);
3436 : 0 : PR_EEP("txFrameToDataStart", modal_hdr->txFrameToDataStart);
3437 : 0 : PR_EEP("txFrameToPaOn", modal_hdr->txFrameToPaOn);
3438 : 0 : PR_EEP("txFrameToXpaOn", modal_hdr->txFrameToXpaOn);
3439 : 0 : PR_EEP("txClip", modal_hdr->txClip);
3440 : 0 : PR_EEP("ADC Desired size", modal_hdr->adcDesiredSize);
3441 : :
3442 : 0 : return len;
3443 : : }
3444 : :
3445 : 0 : static u32 ar9003_dump_cal_data(struct ath_hw *ah, char *buf, u32 len, u32 size,
3446 : : bool is_2g)
3447 : : {
3448 : 0 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3449 : 0 : struct ar9300_base_eep_hdr *pBase;
3450 : 0 : struct ar9300_cal_data_per_freq_op_loop *cal_pier;
3451 : 0 : int cal_pier_nr;
3452 : 0 : int freq;
3453 : 0 : int i, j;
3454 : :
3455 : 0 : pBase = &eep->baseEepHeader;
3456 : :
3457 [ # # ]: 0 : if (is_2g)
3458 : : cal_pier_nr = AR9300_NUM_2G_CAL_PIERS;
3459 : : else
3460 : 0 : cal_pier_nr = AR9300_NUM_5G_CAL_PIERS;
3461 : :
3462 [ # # ]: 0 : for (i = 0; i < AR9300_MAX_CHAINS; i++) {
3463 [ # # ]: 0 : if (!((pBase->txrxMask >> i) & 1))
3464 : 0 : continue;
3465 : :
3466 : 0 : len += scnprintf(buf + len, size - len, "Chain %d\n", i);
3467 : :
3468 : 0 : len += scnprintf(buf + len, size - len,
3469 : : "Freq\t ref\tvolt\ttemp\tnf_cal\tnf_pow\trx_temp\n");
3470 : :
3471 [ # # ]: 0 : for (j = 0; j < cal_pier_nr; j++) {
3472 [ # # ]: 0 : if (is_2g) {
3473 : 0 : cal_pier = &eep->calPierData2G[i][j];
3474 : 0 : freq = 2300 + eep->calFreqPier2G[j];
3475 : : } else {
3476 : 0 : cal_pier = &eep->calPierData5G[i][j];
3477 : 0 : freq = 4800 + eep->calFreqPier5G[j] * 5;
3478 : : }
3479 : :
3480 : 0 : len += scnprintf(buf + len, size - len,
3481 : : "%d\t", freq);
3482 : :
3483 [ # # ]: 0 : len += scnprintf(buf + len, size - len,
3484 : : "%d\t%d\t%d\t%d\t%d\t%d\n",
3485 : 0 : cal_pier->refPower,
3486 : 0 : cal_pier->voltMeas,
3487 : 0 : cal_pier->tempMeas,
3488 : : cal_pier->rxTempMeas ?
3489 : 0 : N2DBM(cal_pier->rxNoisefloorCal) : 0,
3490 : : cal_pier->rxTempMeas ?
3491 : 0 : N2DBM(cal_pier->rxNoisefloorPower) : 0,
3492 [ # # ]: 0 : cal_pier->rxTempMeas);
3493 : : }
3494 : : }
3495 : :
3496 : 0 : return len;
3497 : : }
3498 : :
3499 : 0 : static u32 ath9k_hw_ar9003_dump_eeprom(struct ath_hw *ah, bool dump_base_hdr,
3500 : : u8 *buf, u32 len, u32 size)
3501 : : {
3502 : 0 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3503 : 0 : struct ar9300_base_eep_hdr *pBase;
3504 : :
3505 [ # # ]: 0 : if (!dump_base_hdr) {
3506 : 0 : len += scnprintf(buf + len, size - len,
3507 : : "%20s :\n", "2GHz modal Header");
3508 : 0 : len = ar9003_dump_modal_eeprom(buf, len, size,
3509 : : &eep->modalHeader2G);
3510 : :
3511 : 0 : len += scnprintf(buf + len, size - len, "Calibration data\n");
3512 : 0 : len = ar9003_dump_cal_data(ah, buf, len, size, true);
3513 : :
3514 : 0 : len += scnprintf(buf + len, size - len,
3515 : : "%20s :\n", "5GHz modal Header");
3516 : 0 : len = ar9003_dump_modal_eeprom(buf, len, size,
3517 : : &eep->modalHeader5G);
3518 : :
3519 : 0 : len += scnprintf(buf + len, size - len, "Calibration data\n");
3520 : 0 : len = ar9003_dump_cal_data(ah, buf, len, size, false);
3521 : :
3522 : 0 : goto out;
3523 : : }
3524 : :
3525 : 0 : pBase = &eep->baseEepHeader;
3526 : :
3527 : 0 : PR_EEP("EEPROM Version", ah->eeprom.ar9300_eep.eepromVersion);
3528 : 0 : PR_EEP("RegDomain1", le16_to_cpu(pBase->regDmn[0]));
3529 : 0 : PR_EEP("RegDomain2", le16_to_cpu(pBase->regDmn[1]));
3530 : 0 : PR_EEP("TX Mask", (pBase->txrxMask >> 4));
3531 : 0 : PR_EEP("RX Mask", (pBase->txrxMask & 0x0f));
3532 : 0 : PR_EEP("Allow 5GHz", !!(pBase->opCapFlags.opFlags &
3533 : : AR5416_OPFLAGS_11A));
3534 : 0 : PR_EEP("Allow 2GHz", !!(pBase->opCapFlags.opFlags &
3535 : : AR5416_OPFLAGS_11G));
3536 : 0 : PR_EEP("Disable 2GHz HT20", !!(pBase->opCapFlags.opFlags &
3537 : : AR5416_OPFLAGS_N_2G_HT20));
3538 : 0 : PR_EEP("Disable 2GHz HT40", !!(pBase->opCapFlags.opFlags &
3539 : : AR5416_OPFLAGS_N_2G_HT40));
3540 : 0 : PR_EEP("Disable 5Ghz HT20", !!(pBase->opCapFlags.opFlags &
3541 : : AR5416_OPFLAGS_N_5G_HT20));
3542 : 0 : PR_EEP("Disable 5Ghz HT40", !!(pBase->opCapFlags.opFlags &
3543 : : AR5416_OPFLAGS_N_5G_HT40));
3544 : 0 : PR_EEP("Big Endian", !!(pBase->opCapFlags.eepMisc &
3545 : : AR5416_EEPMISC_BIG_ENDIAN));
3546 : 0 : PR_EEP("RF Silent", pBase->rfSilent);
3547 : 0 : PR_EEP("BT option", pBase->blueToothOptions);
3548 : 0 : PR_EEP("Device Cap", pBase->deviceCap);
3549 : 0 : PR_EEP("Device Type", pBase->deviceType);
3550 : 0 : PR_EEP("Power Table Offset", pBase->pwrTableOffset);
3551 : 0 : PR_EEP("Tuning Caps1", pBase->params_for_tuning_caps[0]);
3552 : 0 : PR_EEP("Tuning Caps2", pBase->params_for_tuning_caps[1]);
3553 : 0 : PR_EEP("Enable Tx Temp Comp", !!(pBase->featureEnable & BIT(0)));
3554 : 0 : PR_EEP("Enable Tx Volt Comp", !!(pBase->featureEnable & BIT(1)));
3555 : 0 : PR_EEP("Enable fast clock", !!(pBase->featureEnable & BIT(2)));
3556 : 0 : PR_EEP("Enable doubling", !!(pBase->featureEnable & BIT(3)));
3557 : 0 : PR_EEP("Internal regulator", !!(pBase->featureEnable & BIT(4)));
3558 : 0 : PR_EEP("Enable Paprd", !!(pBase->featureEnable & BIT(5)));
3559 : 0 : PR_EEP("Driver Strength", !!(pBase->miscConfiguration & BIT(0)));
3560 : 0 : PR_EEP("Quick Drop", !!(pBase->miscConfiguration & BIT(1)));
3561 : 0 : PR_EEP("Chain mask Reduce", (pBase->miscConfiguration >> 0x3) & 0x1);
3562 : 0 : PR_EEP("Write enable Gpio", pBase->eepromWriteEnableGpio);
3563 : 0 : PR_EEP("WLAN Disable Gpio", pBase->wlanDisableGpio);
3564 : 0 : PR_EEP("WLAN LED Gpio", pBase->wlanLedGpio);
3565 : 0 : PR_EEP("Rx Band Select Gpio", pBase->rxBandSelectGpio);
3566 : 0 : PR_EEP("Tx Gain", pBase->txrxgain >> 4);
3567 : 0 : PR_EEP("Rx Gain", pBase->txrxgain & 0xf);
3568 : 0 : PR_EEP("SW Reg", le32_to_cpu(pBase->swreg));
3569 : :
3570 : 0 : len += scnprintf(buf + len, size - len, "%20s : %pM\n", "MacAddress",
3571 : 0 : ah->eeprom.ar9300_eep.macAddr);
3572 : 0 : out:
3573 : 0 : if (len > size)
3574 : : len = size;
3575 : :
3576 : 0 : return len;
3577 : : }
3578 : : #else
3579 : : static u32 ath9k_hw_ar9003_dump_eeprom(struct ath_hw *ah, bool dump_base_hdr,
3580 : : u8 *buf, u32 len, u32 size)
3581 : : {
3582 : : return 0;
3583 : : }
3584 : : #endif
3585 : :
3586 : : /* XXX: review hardware docs */
3587 : 0 : static int ath9k_hw_ar9300_get_eeprom_ver(struct ath_hw *ah)
3588 : : {
3589 : 0 : return ah->eeprom.ar9300_eep.eepromVersion;
3590 : : }
3591 : :
3592 : : /* XXX: could be read from the eepromVersion, not sure yet */
3593 : 0 : static int ath9k_hw_ar9300_get_eeprom_rev(struct ath_hw *ah)
3594 : : {
3595 : 0 : return 0;
3596 : : }
3597 : :
3598 : 310 : static struct ar9300_modal_eep_header *ar9003_modal_header(struct ath_hw *ah,
3599 : : bool is2ghz)
3600 : : {
3601 : 310 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3602 : :
3603 : 310 : if (is2ghz)
3604 : 160 : return &eep->modalHeader2G;
3605 : : else
3606 : 0 : return &eep->modalHeader5G;
3607 : : }
3608 : :
3609 : 40 : static void ar9003_hw_xpa_bias_level_apply(struct ath_hw *ah, bool is2ghz)
3610 : : {
3611 [ + - ]: 40 : int bias = ar9003_modal_header(ah, is2ghz)->xpaBiasLvl;
3612 : :
3613 [ + - + - : 40 : if (AR_SREV_9485(ah) || AR_SREV_9330(ah) || AR_SREV_9340(ah) ||
+ - + + ]
3614 [ + + ]: 30 : AR_SREV_9531(ah) || AR_SREV_9561(ah))
3615 [ + + + + : 56 : REG_RMW_FIELD(ah, AR_CH0_TOP2, AR_CH0_TOP2_XPABIASLVL, bias);
+ - + - ]
3616 [ + + + - : 22 : else if (AR_SREV_9462(ah) || AR_SREV_9550(ah) || AR_SREV_9565(ah))
- + ]
3617 [ + - + - : 48 : REG_RMW_FIELD(ah, AR_CH0_TOP, AR_CH0_TOP_XPABIASLVL, bias);
+ - + - -
+ - - ]
3618 : : else {
3619 [ - + ]: 10 : REG_RMW_FIELD(ah, AR_CH0_TOP, AR_CH0_TOP_XPABIASLVL, bias);
3620 [ - + - - : 10 : REG_RMW_FIELD(ah, AR_CH0_THERM,
- - ]
3621 : : AR_CH0_THERM_XPABIASLVL_MSB,
3622 : : bias >> 2);
3623 [ - + - - : 10 : REG_RMW_FIELD(ah, AR_CH0_THERM,
- - ]
3624 : : AR_CH0_THERM_XPASHORT2GND, 1);
3625 : : }
3626 : 40 : }
3627 : :
3628 : 12 : static u16 ar9003_switch_com_spdt_get(struct ath_hw *ah, bool is2ghz)
3629 : : {
3630 : 12 : return le16_to_cpu(ar9003_modal_header(ah, is2ghz)->switchcomspdt);
3631 : : }
3632 : :
3633 : 40 : u32 ar9003_hw_ant_ctrl_common_get(struct ath_hw *ah, bool is2ghz)
3634 : : {
3635 [ # # ]: 0 : return le32_to_cpu(ar9003_modal_header(ah, is2ghz)->antCtrlCommon);
3636 : : }
3637 : :
3638 : 40 : u32 ar9003_hw_ant_ctrl_common_2_get(struct ath_hw *ah, bool is2ghz)
3639 : : {
3640 [ # # ]: 0 : return le32_to_cpu(ar9003_modal_header(ah, is2ghz)->antCtrlCommon2);
3641 : : }
3642 : :
3643 : 98 : static u16 ar9003_hw_ant_ctrl_chain_get(struct ath_hw *ah, int chain,
3644 : : bool is2ghz)
3645 : : {
3646 : 98 : __le16 val = ar9003_modal_header(ah, is2ghz)->antCtrlChain[chain];
3647 : 98 : return le16_to_cpu(val);
3648 : : }
3649 : :
3650 : 40 : static void ar9003_hw_ant_ctrl_apply(struct ath_hw *ah, bool is2ghz)
3651 : : {
3652 [ - + ]: 40 : struct ath_common *common = ath9k_hw_common(ah);
3653 : 40 : struct ath9k_hw_capabilities *pCap = &ah->caps;
3654 : 40 : int chain;
3655 : 40 : u32 regval, value, gpio;
3656 : 40 : static const u32 switch_chain_reg[AR9300_MAX_CHAINS] = {
3657 : : AR_PHY_SWITCH_CHAIN_0,
3658 : : AR_PHY_SWITCH_CHAIN_1,
3659 : : AR_PHY_SWITCH_CHAIN_2,
3660 : : };
3661 : :
3662 [ - + ]: 40 : if (AR_SREV_9485(ah) && (ar9003_hw_get_rx_gain_idx(ah) == 0)) {
3663 [ # # ]: 0 : if (ah->config.xlna_gpio)
3664 : 0 : gpio = ah->config.xlna_gpio;
3665 : : else
3666 : : gpio = AR9300_EXT_LNA_CTL_GPIO_AR9485;
3667 : :
3668 : 0 : ath9k_hw_gpio_request_out(ah, gpio, NULL,
3669 : : AR_GPIO_OUTPUT_MUX_AS_PCIE_ATTENTION_LED);
3670 : : }
3671 : :
3672 [ + - ]: 40 : value = ar9003_hw_ant_ctrl_common_get(ah, is2ghz);
3673 : :
3674 [ + + - + ]: 40 : if (AR_SREV_9462(ah) || AR_SREV_9565(ah)) {
3675 : 12 : REG_RMW_FIELD(ah, AR_PHY_SWITCH_COM,
3676 : : AR_SWITCH_TABLE_COM_AR9462_ALL, value);
3677 [ + - + + : 28 : } else if (AR_SREV_9550(ah) || AR_SREV_9531(ah) || AR_SREV_9561(ah)) {
+ + ]
3678 : 18 : REG_RMW_FIELD(ah, AR_PHY_SWITCH_COM,
3679 : : AR_SWITCH_TABLE_COM_AR9550_ALL, value);
3680 : : } else
3681 : 10 : REG_RMW_FIELD(ah, AR_PHY_SWITCH_COM,
3682 : : AR_SWITCH_TABLE_COM_ALL, value);
3683 : :
3684 : :
3685 : : /*
3686 : : * AR9462 defines new switch table for BT/WLAN,
3687 : : * here's new field name in XXX.ref for both 2G and 5G.
3688 : : * Register: [GLB_CONTROL] GLB_CONTROL (@0x20044)
3689 : : * 15:12 R/W SWITCH_TABLE_COM_SPDT_WLAN_RX
3690 : : * SWITCH_TABLE_COM_SPDT_WLAN_RX
3691 : : *
3692 : : * 11:8 R/W SWITCH_TABLE_COM_SPDT_WLAN_TX
3693 : : * SWITCH_TABLE_COM_SPDT_WLAN_TX
3694 : : *
3695 : : * 7:4 R/W SWITCH_TABLE_COM_SPDT_WLAN_IDLE
3696 : : * SWITCH_TABLE_COM_SPDT_WLAN_IDLE
3697 : : */
3698 [ + + - + : 40 : if (AR_SREV_9462_20_OR_LATER(ah) || AR_SREV_9565(ah)) {
- + ]
3699 : 12 : value = ar9003_switch_com_spdt_get(ah, is2ghz);
3700 : 12 : REG_RMW_FIELD(ah, AR_PHY_GLB_CONTROL,
3701 : : AR_SWITCH_TABLE_COM_SPDT_ALL, value);
3702 : 12 : REG_SET_BIT(ah, AR_PHY_GLB_CONTROL, AR_BTCOEX_CTRL_SPDT_ENABLE);
3703 : : }
3704 : :
3705 : 40 : value = ar9003_hw_ant_ctrl_common_2_get(ah, is2ghz);
3706 [ - + - - ]: 40 : if (AR_SREV_9485(ah) && common->bt_ant_diversity) {
3707 : 0 : value &= ~AR_SWITCH_TABLE_COM2_ALL;
3708 : 0 : value |= ah->config.ant_ctrl_comm2g_switch_enable;
3709 : :
3710 : : }
3711 : 40 : REG_RMW_FIELD(ah, AR_PHY_SWITCH_COM_2, AR_SWITCH_TABLE_COM2_ALL, value);
3712 : :
3713 [ + + - + ]: 40 : if ((AR_SREV_9462(ah)) && (ah->rxchainmask == 0x2)) {
3714 : 0 : value = ar9003_hw_ant_ctrl_chain_get(ah, 1, is2ghz);
3715 : 0 : REG_RMW_FIELD(ah, switch_chain_reg[0],
3716 : : AR_SWITCH_TABLE_ALL, value);
3717 : : }
3718 : :
3719 [ + + ]: 160 : for (chain = 0; chain < AR9300_MAX_CHAINS; chain++) {
3720 [ + + ]: 120 : if ((ah->rxchainmask & BIT(chain)) ||
3721 [ - + ]: 22 : (ah->txchainmask & BIT(chain))) {
3722 : 98 : value = ar9003_hw_ant_ctrl_chain_get(ah, chain,
3723 : : is2ghz);
3724 : 98 : REG_RMW_FIELD(ah, switch_chain_reg[chain],
3725 : : AR_SWITCH_TABLE_ALL, value);
3726 : : }
3727 : : }
3728 : :
3729 [ + - + - : 40 : if (AR_SREV_9330(ah) || AR_SREV_9485(ah) || AR_SREV_9565(ah)) {
- + ]
3730 [ # # ]: 0 : value = ath9k_hw_ar9300_get_eeprom(ah, EEP_ANT_DIV_CTL1);
3731 : : /*
3732 : : * main_lnaconf, alt_lnaconf, main_tb, alt_tb
3733 : : * are the fields present
3734 : : */
3735 : 0 : regval = REG_READ(ah, AR_PHY_MC_GAIN_CTRL);
3736 : 0 : regval &= (~AR_ANT_DIV_CTRL_ALL);
3737 : 0 : regval |= (value & 0x3f) << AR_ANT_DIV_CTRL_ALL_S;
3738 : : /* enable_lnadiv */
3739 : 0 : regval &= (~AR_PHY_ANT_DIV_LNADIV);
3740 : 0 : regval |= ((value >> 6) & 0x1) << AR_PHY_ANT_DIV_LNADIV_S;
3741 : :
3742 [ # # # # ]: 0 : if (AR_SREV_9485(ah) && common->bt_ant_diversity)
3743 : 0 : regval |= AR_ANT_DIV_ENABLE;
3744 : :
3745 [ # # ]: 0 : if (AR_SREV_9565(ah)) {
3746 [ # # ]: 0 : if (common->bt_ant_diversity) {
3747 : 0 : regval |= (1 << AR_PHY_ANT_SW_RX_PROT_S);
3748 : :
3749 : 0 : REG_SET_BIT(ah, AR_PHY_RESTART,
3750 : : AR_PHY_RESTART_ENABLE_DIV_M2FLAG);
3751 : :
3752 : : /* Force WLAN LNA diversity ON */
3753 : 0 : REG_SET_BIT(ah, AR_BTCOEX_WL_LNADIV,
3754 : : AR_BTCOEX_WL_LNADIV_FORCE_ON);
3755 : : } else {
3756 : 0 : regval &= ~(1 << AR_PHY_ANT_DIV_LNADIV_S);
3757 : 0 : regval &= ~(1 << AR_PHY_ANT_SW_RX_PROT_S);
3758 : :
3759 : 0 : REG_CLR_BIT(ah, AR_PHY_MC_GAIN_CTRL,
3760 : : (1 << AR_PHY_ANT_SW_RX_PROT_S));
3761 : :
3762 : : /* Force WLAN LNA diversity OFF */
3763 : 0 : REG_CLR_BIT(ah, AR_BTCOEX_WL_LNADIV,
3764 : : AR_BTCOEX_WL_LNADIV_FORCE_ON);
3765 : : }
3766 : : }
3767 : :
3768 : 0 : REG_WRITE(ah, AR_PHY_MC_GAIN_CTRL, regval);
3769 : :
3770 : : /* enable fast_div */
3771 : 0 : regval = REG_READ(ah, AR_PHY_CCK_DETECT);
3772 : 0 : regval &= (~AR_FAST_DIV_ENABLE);
3773 : 0 : regval |= ((value >> 7) & 0x1) << AR_FAST_DIV_ENABLE_S;
3774 : :
3775 [ # # # # ]: 0 : if ((AR_SREV_9485(ah) || AR_SREV_9565(ah))
3776 [ # # ]: 0 : && common->bt_ant_diversity)
3777 : 0 : regval |= AR_FAST_DIV_ENABLE;
3778 : :
3779 : 0 : REG_WRITE(ah, AR_PHY_CCK_DETECT, regval);
3780 : :
3781 [ # # ]: 0 : if (pCap->hw_caps & ATH9K_HW_CAP_ANT_DIV_COMB) {
3782 : 0 : regval = REG_READ(ah, AR_PHY_MC_GAIN_CTRL);
3783 : : /*
3784 : : * clear bits 25-30 main_lnaconf, alt_lnaconf,
3785 : : * main_tb, alt_tb
3786 : : */
3787 : 0 : regval &= (~(AR_PHY_ANT_DIV_MAIN_LNACONF |
3788 : : AR_PHY_ANT_DIV_ALT_LNACONF |
3789 : : AR_PHY_ANT_DIV_ALT_GAINTB |
3790 : : AR_PHY_ANT_DIV_MAIN_GAINTB));
3791 : : /* by default use LNA1 for the main antenna */
3792 : 0 : regval |= (ATH_ANT_DIV_COMB_LNA1 <<
3793 : : AR_PHY_ANT_DIV_MAIN_LNACONF_S);
3794 : 0 : regval |= (ATH_ANT_DIV_COMB_LNA2 <<
3795 : : AR_PHY_ANT_DIV_ALT_LNACONF_S);
3796 : 0 : REG_WRITE(ah, AR_PHY_MC_GAIN_CTRL, regval);
3797 : : }
3798 : : }
3799 : 40 : }
3800 : :
3801 : 40 : static void ar9003_hw_drive_strength_apply(struct ath_hw *ah)
3802 : : {
3803 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3804 : 40 : struct ar9300_base_eep_hdr *pBase = &eep->baseEepHeader;
3805 : 40 : int drive_strength;
3806 : 40 : unsigned long reg;
3807 : :
3808 : 40 : drive_strength = pBase->miscConfiguration & BIT(0);
3809 [ - + ]: 40 : if (!drive_strength)
3810 : : return;
3811 : :
3812 : 0 : reg = REG_READ(ah, AR_PHY_65NM_CH0_BIAS1);
3813 : 0 : reg &= ~0x00ffffc0;
3814 : 0 : reg |= 0x5 << 21;
3815 : 0 : reg |= 0x5 << 18;
3816 : 0 : reg |= 0x5 << 15;
3817 : 0 : reg |= 0x5 << 12;
3818 : 0 : reg |= 0x5 << 9;
3819 : 0 : reg |= 0x5 << 6;
3820 : 0 : REG_WRITE(ah, AR_PHY_65NM_CH0_BIAS1, reg);
3821 : :
3822 : 0 : reg = REG_READ(ah, AR_PHY_65NM_CH0_BIAS2);
3823 : 0 : reg &= ~0xffffffe0;
3824 : 0 : reg |= 0x5 << 29;
3825 : 0 : reg |= 0x5 << 26;
3826 : 0 : reg |= 0x5 << 23;
3827 : 0 : reg |= 0x5 << 20;
3828 : 0 : reg |= 0x5 << 17;
3829 : 0 : reg |= 0x5 << 14;
3830 : 0 : reg |= 0x5 << 11;
3831 : 0 : reg |= 0x5 << 8;
3832 : 0 : reg |= 0x5 << 5;
3833 : 0 : REG_WRITE(ah, AR_PHY_65NM_CH0_BIAS2, reg);
3834 : :
3835 : 0 : reg = REG_READ(ah, AR_PHY_65NM_CH0_BIAS4);
3836 : 0 : reg &= ~0xff800000;
3837 : 0 : reg |= 0x5 << 29;
3838 : 0 : reg |= 0x5 << 26;
3839 : 0 : reg |= 0x5 << 23;
3840 : 0 : REG_WRITE(ah, AR_PHY_65NM_CH0_BIAS4, reg);
3841 : : }
3842 : :
3843 : : static u16 ar9003_hw_atten_chain_get(struct ath_hw *ah, int chain,
3844 : : struct ath9k_channel *chan)
3845 : : {
3846 : : int f[3], t[3];
3847 : : u16 value;
3848 : : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3849 : :
3850 : : if (chain >= 0 && chain < 3) {
3851 : : if (IS_CHAN_2GHZ(chan))
3852 : : return eep->modalHeader2G.xatten1DB[chain];
3853 : : else if (eep->base_ext2.xatten1DBLow[chain] != 0) {
3854 : : t[0] = eep->base_ext2.xatten1DBLow[chain];
3855 : : f[0] = 5180;
3856 : : t[1] = eep->modalHeader5G.xatten1DB[chain];
3857 : : f[1] = 5500;
3858 : : t[2] = eep->base_ext2.xatten1DBHigh[chain];
3859 : : f[2] = 5785;
3860 : : value = ar9003_hw_power_interpolate((s32) chan->channel,
3861 : : f, t, 3);
3862 : : return value;
3863 : : } else
3864 : : return eep->modalHeader5G.xatten1DB[chain];
3865 : : }
3866 : :
3867 : : return 0;
3868 : : }
3869 : :
3870 : :
3871 : : static u16 ar9003_hw_atten_chain_get_margin(struct ath_hw *ah, int chain,
3872 : : struct ath9k_channel *chan)
3873 : : {
3874 : : int f[3], t[3];
3875 : : u16 value;
3876 : : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3877 : :
3878 : : if (chain >= 0 && chain < 3) {
3879 : : if (IS_CHAN_2GHZ(chan))
3880 : : return eep->modalHeader2G.xatten1Margin[chain];
3881 : : else if (eep->base_ext2.xatten1MarginLow[chain] != 0) {
3882 : : t[0] = eep->base_ext2.xatten1MarginLow[chain];
3883 : : f[0] = 5180;
3884 : : t[1] = eep->modalHeader5G.xatten1Margin[chain];
3885 : : f[1] = 5500;
3886 : : t[2] = eep->base_ext2.xatten1MarginHigh[chain];
3887 : : f[2] = 5785;
3888 : : value = ar9003_hw_power_interpolate((s32) chan->channel,
3889 : : f, t, 3);
3890 : : return value;
3891 : : } else
3892 : : return eep->modalHeader5G.xatten1Margin[chain];
3893 : : }
3894 : :
3895 : : return 0;
3896 : : }
3897 : :
3898 : 40 : static void ar9003_hw_atten_apply(struct ath_hw *ah, struct ath9k_channel *chan)
3899 : : {
3900 : 40 : int i;
3901 : 40 : u16 value;
3902 : 40 : unsigned long ext_atten_reg[3] = {AR_PHY_EXT_ATTEN_CTL_0,
3903 : : AR_PHY_EXT_ATTEN_CTL_1,
3904 : : AR_PHY_EXT_ATTEN_CTL_2,
3905 : : };
3906 : :
3907 [ + + - + ]: 40 : if ((AR_SREV_9462(ah)) && (ah->rxchainmask == 0x2)) {
3908 : 0 : value = ar9003_hw_atten_chain_get(ah, 1, chan);
3909 : 0 : REG_RMW_FIELD(ah, ext_atten_reg[0],
3910 : : AR_PHY_EXT_ATTEN_CTL_XATTEN1_DB, value);
3911 : :
3912 : 0 : value = ar9003_hw_atten_chain_get_margin(ah, 1, chan);
3913 : 0 : REG_RMW_FIELD(ah, ext_atten_reg[0],
3914 : : AR_PHY_EXT_ATTEN_CTL_XATTEN1_MARGIN,
3915 : : value);
3916 : : }
3917 : :
3918 : : /* Test value. if 0 then attenuation is unused. Don't load anything. */
3919 [ + + ]: 160 : for (i = 0; i < 3; i++) {
3920 [ + + ]: 120 : if (ah->txchainmask & BIT(i)) {
3921 : 98 : value = ar9003_hw_atten_chain_get(ah, i, chan);
3922 : 98 : REG_RMW_FIELD(ah, ext_atten_reg[i],
3923 : : AR_PHY_EXT_ATTEN_CTL_XATTEN1_DB, value);
3924 : :
3925 [ - + ]: 98 : if (AR_SREV_9485(ah) &&
3926 : 0 : (ar9003_hw_get_rx_gain_idx(ah) == 0) &&
3927 [ # # ]: 0 : ah->config.xatten_margin_cfg)
3928 : : value = 5;
3929 : : else
3930 : 98 : value = ar9003_hw_atten_chain_get_margin(ah, i, chan);
3931 : :
3932 [ - + ]: 98 : if (ah->config.alt_mingainidx)
3933 : 0 : REG_RMW_FIELD(ah, AR_PHY_EXT_ATTEN_CTL_0,
3934 : : AR_PHY_EXT_ATTEN_CTL_XATTEN1_MARGIN,
3935 : : value);
3936 : :
3937 : 98 : REG_RMW_FIELD(ah, ext_atten_reg[i],
3938 : : AR_PHY_EXT_ATTEN_CTL_XATTEN1_MARGIN,
3939 : : value);
3940 : : }
3941 : : }
3942 : 40 : }
3943 : :
3944 : 0 : static bool is_pmu_set(struct ath_hw *ah, u32 pmu_reg, int pmu_set)
3945 : : {
3946 : 0 : int timeout = 100;
3947 : :
3948 [ # # ]: 0 : while (pmu_set != REG_READ(ah, pmu_reg)) {
3949 [ # # ]: 0 : if (timeout-- == 0)
3950 : : return false;
3951 : 0 : REG_WRITE(ah, pmu_reg, pmu_set);
3952 : 0 : udelay(10);
3953 : : }
3954 : :
3955 : : return true;
3956 : : }
3957 : :
3958 : 30 : void ar9003_hw_internal_regulator_apply(struct ath_hw *ah)
3959 : : {
3960 : 30 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
3961 : 30 : struct ar9300_base_eep_hdr *pBase = &eep->baseEepHeader;
3962 : 30 : u32 reg_val;
3963 : :
3964 [ - + ]: 30 : if (pBase->featureEnable & BIT(4)) {
3965 [ # # # # ]: 0 : if (AR_SREV_9330(ah) || AR_SREV_9485(ah)) {
3966 : 0 : int reg_pmu_set;
3967 : :
3968 [ # # # # : 0 : reg_pmu_set = REG_READ(ah, AR_PHY_PMU2) & ~AR_PHY_PMU2_PGM;
# # ]
3969 [ # # # # : 0 : REG_WRITE(ah, AR_PHY_PMU2, reg_pmu_set);
# # ]
3970 [ # # # # : 0 : if (!is_pmu_set(ah, AR_PHY_PMU2, reg_pmu_set))
# # # # ]
3971 : : return;
3972 : :
3973 [ # # ]: 0 : if (AR_SREV_9330(ah)) {
3974 [ # # ]: 0 : if (ah->is_clk_25mhz) {
3975 : : reg_pmu_set = (3 << 1) | (8 << 4) |
3976 : : (3 << 8) | (1 << 14) |
3977 : : (6 << 17) | (1 << 20) |
3978 : : (3 << 24);
3979 : : } else {
3980 : 0 : reg_pmu_set = (4 << 1) | (7 << 4) |
3981 : : (3 << 8) | (1 << 14) |
3982 : : (6 << 17) | (1 << 20) |
3983 : : (3 << 24);
3984 : : }
3985 : : } else {
3986 : : reg_pmu_set = (5 << 1) | (7 << 4) |
3987 : : (2 << 8) | (2 << 14) |
3988 : : (6 << 17) | (1 << 20) |
3989 : : (3 << 24) | (1 << 28);
3990 : : }
3991 : :
3992 [ # # # # : 0 : REG_WRITE(ah, AR_PHY_PMU1, reg_pmu_set);
# # ]
3993 [ # # # # : 0 : if (!is_pmu_set(ah, AR_PHY_PMU1, reg_pmu_set))
# # # # ]
3994 : : return;
3995 : :
3996 [ # # # # : 0 : reg_pmu_set = (REG_READ(ah, AR_PHY_PMU2) & ~0xFFC00000)
# # ]
3997 : 0 : | (4 << 26);
3998 [ # # # # : 0 : REG_WRITE(ah, AR_PHY_PMU2, reg_pmu_set);
# # ]
3999 [ # # # # : 0 : if (!is_pmu_set(ah, AR_PHY_PMU2, reg_pmu_set))
# # # # ]
4000 : : return;
4001 : :
4002 [ # # # # : 0 : reg_pmu_set = (REG_READ(ah, AR_PHY_PMU2) & ~0x00200000)
# # ]
4003 : 0 : | (1 << 21);
4004 [ # # # # : 0 : REG_WRITE(ah, AR_PHY_PMU2, reg_pmu_set);
# # ]
4005 [ # # # # : 0 : if (!is_pmu_set(ah, AR_PHY_PMU2, reg_pmu_set))
# # ]
4006 : : return;
4007 [ # # # # : 0 : } else if (AR_SREV_9462(ah) || AR_SREV_9565(ah) ||
# # ]
4008 : : AR_SREV_9561(ah)) {
4009 : 0 : reg_val = le32_to_cpu(pBase->swreg);
4010 [ # # # # : 0 : REG_WRITE(ah, AR_PHY_PMU1, reg_val);
# # ]
4011 : :
4012 [ # # ]: 0 : if (AR_SREV_9561(ah))
4013 : 0 : REG_WRITE(ah, AR_PHY_PMU2, 0x10200000);
4014 : : } else {
4015 : : /* Internal regulator is ON. Write swreg register. */
4016 : 0 : reg_val = le32_to_cpu(pBase->swreg);
4017 : 0 : REG_WRITE(ah, AR_RTC_REG_CONTROL1,
4018 : : REG_READ(ah, AR_RTC_REG_CONTROL1) &
4019 : : (~AR_RTC_REG_CONTROL1_SWREG_PROGRAM));
4020 : 0 : REG_WRITE(ah, AR_RTC_REG_CONTROL0, reg_val);
4021 : : /* Set REG_CONTROL1.SWREG_PROGRAM */
4022 : 0 : REG_WRITE(ah, AR_RTC_REG_CONTROL1,
4023 : : REG_READ(ah,
4024 : : AR_RTC_REG_CONTROL1) |
4025 : : AR_RTC_REG_CONTROL1_SWREG_PROGRAM);
4026 : : }
4027 : : } else {
4028 [ + - - + ]: 30 : if (AR_SREV_9330(ah) || AR_SREV_9485(ah)) {
4029 [ # # # # : 0 : REG_RMW_FIELD(ah, AR_PHY_PMU2, AR_PHY_PMU2_PGM, 0);
# # ]
4030 [ # # # # : 0 : while (REG_READ_FIELD(ah, AR_PHY_PMU2,
# # # # ]
4031 : : AR_PHY_PMU2_PGM))
4032 : 0 : udelay(10);
4033 : :
4034 [ # # # # : 0 : REG_RMW_FIELD(ah, AR_PHY_PMU1, AR_PHY_PMU1_PWD, 0x1);
# # ]
4035 [ # # # # : 0 : while (!REG_READ_FIELD(ah, AR_PHY_PMU1,
# # # # ]
4036 : : AR_PHY_PMU1_PWD))
4037 : 0 : udelay(10);
4038 [ # # # # : 0 : REG_RMW_FIELD(ah, AR_PHY_PMU2, AR_PHY_PMU2_PGM, 0x1);
# # ]
4039 [ # # # # : 0 : while (!REG_READ_FIELD(ah, AR_PHY_PMU2,
# # # # ]
4040 : : AR_PHY_PMU2_PGM))
4041 : 0 : udelay(10);
4042 [ + + - + ]: 30 : } else if (AR_SREV_9462(ah) || AR_SREV_9565(ah))
4043 [ - + - - : 12 : REG_RMW_FIELD(ah, AR_PHY_PMU1, AR_PHY_PMU1_PWD, 0x1);
- - ]
4044 : : else {
4045 [ + - ]: 36 : reg_val = REG_READ(ah, AR_RTC_SLEEP_CLK) |
4046 : : AR_RTC_FORCE_SWREG_PRD;
4047 [ + - ]: 36 : REG_WRITE(ah, AR_RTC_SLEEP_CLK, reg_val);
4048 : : }
4049 : : }
4050 : :
4051 : : }
4052 : :
4053 : 40 : static void ar9003_hw_apply_tuning_caps(struct ath_hw *ah)
4054 : : {
4055 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4056 : 40 : u8 tuning_caps_param = eep->baseEepHeader.params_for_tuning_caps[0];
4057 : :
4058 [ + - + + ]: 40 : if (AR_SREV_9340(ah) || AR_SREV_9531(ah))
4059 : : return;
4060 : :
4061 [ - + ]: 30 : if (eep->baseEepHeader.featureEnable & 0x40) {
4062 : 0 : tuning_caps_param &= 0x7f;
4063 [ # # # # : 0 : REG_RMW_FIELD(ah, AR_CH0_XTAL, AR_CH0_XTAL_CAPINDAC,
# # # # ]
4064 : : tuning_caps_param);
4065 [ # # # # : 0 : REG_RMW_FIELD(ah, AR_CH0_XTAL, AR_CH0_XTAL_CAPOUTDAC,
# # # # ]
4066 : : tuning_caps_param);
4067 : : }
4068 : : }
4069 : :
4070 : 40 : static void ar9003_hw_quick_drop_apply(struct ath_hw *ah, u16 freq)
4071 : : {
4072 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4073 : 40 : struct ar9300_base_eep_hdr *pBase = &eep->baseEepHeader;
4074 : 40 : int quick_drop;
4075 : 40 : s32 t[3], f[3] = {5180, 5500, 5785};
4076 : :
4077 [ + - ]: 40 : if (!(pBase->miscConfiguration & BIT(4)))
4078 : 40 : return;
4079 : :
4080 [ # # # # ]: 0 : if (AR_SREV_9300(ah) || AR_SREV_9580(ah) || AR_SREV_9340(ah)) {
4081 [ # # ]: 0 : if (freq < 4000) {
4082 : 0 : quick_drop = eep->modalHeader2G.quick_drop;
4083 : : } else {
4084 : 0 : t[0] = eep->base_ext1.quick_drop_low;
4085 : 0 : t[1] = eep->modalHeader5G.quick_drop;
4086 : 0 : t[2] = eep->base_ext1.quick_drop_high;
4087 : 0 : quick_drop = ar9003_hw_power_interpolate(freq, f, t, 3);
4088 : : }
4089 : 0 : REG_RMW_FIELD(ah, AR_PHY_AGC, AR_PHY_AGC_QUICK_DROP, quick_drop);
4090 : : }
4091 : : }
4092 : :
4093 : 40 : static void ar9003_hw_txend_to_xpa_off_apply(struct ath_hw *ah, bool is2ghz)
4094 : : {
4095 : 40 : u32 value;
4096 : :
4097 [ + - ]: 40 : value = ar9003_modal_header(ah, is2ghz)->txEndToXpaOff;
4098 : :
4099 : 40 : REG_RMW_FIELD(ah, AR_PHY_XPA_TIMING_CTL,
4100 : : AR_PHY_XPA_TIMING_CTL_TX_END_XPAB_OFF, value);
4101 : 40 : REG_RMW_FIELD(ah, AR_PHY_XPA_TIMING_CTL,
4102 : : AR_PHY_XPA_TIMING_CTL_TX_END_XPAA_OFF, value);
4103 : 40 : }
4104 : :
4105 : 40 : static void ar9003_hw_xpa_timing_control_apply(struct ath_hw *ah, bool is2ghz)
4106 : : {
4107 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4108 : 40 : u8 xpa_ctl;
4109 : :
4110 [ - + ]: 40 : if (!(eep->baseEepHeader.featureEnable & 0x80))
4111 : : return;
4112 : :
4113 [ # # # # ]: 0 : if (!AR_SREV_9300(ah) &&
4114 : : !AR_SREV_9340(ah) &&
4115 [ # # ]: 0 : !AR_SREV_9580(ah) &&
4116 [ # # ]: 0 : !AR_SREV_9531(ah) &&
4117 : : !AR_SREV_9561(ah))
4118 : : return;
4119 : :
4120 [ # # ]: 0 : xpa_ctl = ar9003_modal_header(ah, is2ghz)->txFrameToXpaOn;
4121 [ # # ]: 0 : if (is2ghz)
4122 : 0 : REG_RMW_FIELD(ah, AR_PHY_XPA_TIMING_CTL,
4123 : : AR_PHY_XPA_TIMING_CTL_FRAME_XPAB_ON, xpa_ctl);
4124 : : else
4125 : 0 : REG_RMW_FIELD(ah, AR_PHY_XPA_TIMING_CTL,
4126 : : AR_PHY_XPA_TIMING_CTL_FRAME_XPAA_ON, xpa_ctl);
4127 : : }
4128 : :
4129 : 40 : static void ar9003_hw_xlna_bias_strength_apply(struct ath_hw *ah, bool is2ghz)
4130 : : {
4131 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4132 : 40 : u8 bias;
4133 : :
4134 [ - + ]: 40 : if (!(eep->baseEepHeader.miscConfiguration & 0x40))
4135 : : return;
4136 : :
4137 [ # # ]: 0 : if (!AR_SREV_9300(ah))
4138 : : return;
4139 : :
4140 [ # # ]: 0 : bias = ar9003_modal_header(ah, is2ghz)->xlna_bias_strength;
4141 : 0 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH0_RXTX4, AR_PHY_65NM_RXTX4_XLNA_BIAS,
4142 : : bias & 0x3);
4143 : 0 : bias >>= 2;
4144 : 0 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH1_RXTX4, AR_PHY_65NM_RXTX4_XLNA_BIAS,
4145 : : bias & 0x3);
4146 : 0 : bias >>= 2;
4147 : 0 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH2_RXTX4, AR_PHY_65NM_RXTX4_XLNA_BIAS,
4148 : : bias & 0x3);
4149 : : }
4150 : :
4151 : 40 : static int ar9003_hw_get_thermometer(struct ath_hw *ah)
4152 : : {
4153 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4154 : 40 : struct ar9300_base_eep_hdr *pBase = &eep->baseEepHeader;
4155 : 40 : int thermometer = (pBase->miscConfiguration >> 1) & 0x3;
4156 : :
4157 : 40 : return --thermometer;
4158 : : }
4159 : :
4160 : 40 : static void ar9003_hw_thermometer_apply(struct ath_hw *ah)
4161 : : {
4162 : 40 : struct ath9k_hw_capabilities *pCap = &ah->caps;
4163 : 40 : int thermometer = ar9003_hw_get_thermometer(ah);
4164 : 40 : u8 therm_on = (thermometer < 0) ? 0 : 1;
4165 : :
4166 : 40 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH0_RXTX4,
4167 : : AR_PHY_65NM_CH0_RXTX4_THERM_ON_OVR, therm_on);
4168 [ + - ]: 40 : if (pCap->chip_chainmask & BIT(1))
4169 : 40 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH1_RXTX4,
4170 : : AR_PHY_65NM_CH0_RXTX4_THERM_ON_OVR, therm_on);
4171 [ + + ]: 40 : if (pCap->chip_chainmask & BIT(2))
4172 : 18 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH2_RXTX4,
4173 : : AR_PHY_65NM_CH0_RXTX4_THERM_ON_OVR, therm_on);
4174 : :
4175 : 40 : therm_on = thermometer == 0;
4176 : 40 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH0_RXTX4,
4177 : : AR_PHY_65NM_CH0_RXTX4_THERM_ON, therm_on);
4178 [ + - ]: 40 : if (pCap->chip_chainmask & BIT(1)) {
4179 : 40 : therm_on = thermometer == 1;
4180 : 40 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH1_RXTX4,
4181 : : AR_PHY_65NM_CH0_RXTX4_THERM_ON, therm_on);
4182 : : }
4183 [ + + ]: 40 : if (pCap->chip_chainmask & BIT(2)) {
4184 : 18 : therm_on = thermometer == 2;
4185 : 18 : REG_RMW_FIELD(ah, AR_PHY_65NM_CH2_RXTX4,
4186 : : AR_PHY_65NM_CH0_RXTX4_THERM_ON, therm_on);
4187 : : }
4188 : 40 : }
4189 : :
4190 : 40 : static void ar9003_hw_thermo_cal_apply(struct ath_hw *ah)
4191 : : {
4192 : 40 : u32 data = 0, ko, kg;
4193 : :
4194 [ + + - + ]: 40 : if (!AR_SREV_9462_20_OR_LATER(ah))
4195 : 28 : return;
4196 : :
4197 : 12 : ar9300_otp_read_word(ah, 1, &data);
4198 : 12 : ko = data & 0xff;
4199 : 12 : kg = (data >> 8) & 0xff;
4200 [ + - ]: 12 : if (ko || kg) {
4201 : 12 : REG_RMW_FIELD(ah, AR_PHY_BB_THERM_ADC_3,
4202 : : AR_PHY_BB_THERM_ADC_3_THERM_ADC_OFFSET, ko);
4203 : 12 : REG_RMW_FIELD(ah, AR_PHY_BB_THERM_ADC_3,
4204 : : AR_PHY_BB_THERM_ADC_3_THERM_ADC_SCALE_GAIN,
4205 : : kg + 256);
4206 : : }
4207 : : }
4208 : :
4209 : 40 : static void ar9003_hw_apply_minccapwr_thresh(struct ath_hw *ah,
4210 : : bool is2ghz)
4211 : : {
4212 : 40 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4213 : 40 : const u_int32_t cca_ctrl[AR9300_MAX_CHAINS] = {
4214 : : AR_PHY_CCA_CTRL_0,
4215 : : AR_PHY_CCA_CTRL_1,
4216 : : AR_PHY_CCA_CTRL_2,
4217 : : };
4218 : 40 : int chain;
4219 : 40 : u32 val;
4220 : :
4221 [ + - ]: 40 : if (is2ghz) {
4222 [ - + ]: 40 : if (!(eep->base_ext1.misc_enable & BIT(2)))
4223 : 40 : return;
4224 : : } else {
4225 [ # # ]: 0 : if (!(eep->base_ext1.misc_enable & BIT(3)))
4226 : : return;
4227 : : }
4228 : :
4229 [ # # ]: 0 : for (chain = 0; chain < AR9300_MAX_CHAINS; chain++) {
4230 [ # # ]: 0 : if (!(ah->caps.tx_chainmask & BIT(chain)))
4231 : 0 : continue;
4232 : :
4233 [ # # ]: 0 : val = ar9003_modal_header(ah, is2ghz)->noiseFloorThreshCh[chain];
4234 : 0 : REG_RMW_FIELD(ah, cca_ctrl[chain],
4235 : : AR_PHY_EXT_CCA0_THRESH62_1, val);
4236 : : }
4237 : :
4238 : : }
4239 : :
4240 : 40 : static void ath9k_hw_ar9300_set_board_values(struct ath_hw *ah,
4241 : : struct ath9k_channel *chan)
4242 : : {
4243 : 40 : bool is2ghz = IS_CHAN_2GHZ(chan);
4244 : 40 : ar9003_hw_xpa_timing_control_apply(ah, is2ghz);
4245 : 40 : ar9003_hw_xpa_bias_level_apply(ah, is2ghz);
4246 : 40 : ar9003_hw_ant_ctrl_apply(ah, is2ghz);
4247 : 40 : ar9003_hw_drive_strength_apply(ah);
4248 : 40 : ar9003_hw_xlna_bias_strength_apply(ah, is2ghz);
4249 : 40 : ar9003_hw_atten_apply(ah, chan);
4250 : 40 : ar9003_hw_quick_drop_apply(ah, chan->channel);
4251 [ + - + - : 40 : if (!AR_SREV_9330(ah) && !AR_SREV_9340(ah) && !AR_SREV_9531(ah))
+ + ]
4252 : 30 : ar9003_hw_internal_regulator_apply(ah);
4253 : 40 : ar9003_hw_apply_tuning_caps(ah);
4254 : 40 : ar9003_hw_apply_minccapwr_thresh(ah, is2ghz);
4255 : 40 : ar9003_hw_txend_to_xpa_off_apply(ah, is2ghz);
4256 : 40 : ar9003_hw_thermometer_apply(ah);
4257 : 40 : ar9003_hw_thermo_cal_apply(ah);
4258 : 40 : }
4259 : :
4260 : 0 : static void ath9k_hw_ar9300_set_addac(struct ath_hw *ah,
4261 : : struct ath9k_channel *chan)
4262 : : {
4263 : 0 : }
4264 : :
4265 : : /*
4266 : : * Returns the interpolated y value corresponding to the specified x value
4267 : : * from the np ordered pairs of data (px,py).
4268 : : * The pairs do not have to be in any order.
4269 : : * If the specified x value is less than any of the px,
4270 : : * the returned y value is equal to the py for the lowest px.
4271 : : * If the specified x value is greater than any of the px,
4272 : : * the returned y value is equal to the py for the highest px.
4273 : : */
4274 : 4016 : static int ar9003_hw_power_interpolate(int32_t x,
4275 : : int32_t *px, int32_t *py, u_int16_t np)
4276 : : {
4277 : 4016 : int ip = 0;
4278 : 4016 : int lx = 0, ly = 0, lhave = 0;
4279 : 4016 : int hx = 0, hy = 0, hhave = 0;
4280 : 4016 : int dx = 0;
4281 : 4016 : int y = 0;
4282 : :
4283 : 4016 : lhave = 0;
4284 : 4016 : hhave = 0;
4285 : :
4286 : : /* identify best lower and higher x calibration measurement */
4287 [ + + ]: 24288 : for (ip = 0; ip < np; ip++) {
4288 : 20272 : dx = x - px[ip];
4289 : :
4290 : : /* this measurement is higher than our desired x */
4291 [ + + ]: 20272 : if (dx <= 0) {
4292 [ + + - + ]: 11856 : if (!hhave || dx > (x - hx)) {
4293 : : /* new best higher x measurement */
4294 : 3944 : hx = px[ip];
4295 : 3944 : hy = py[ip];
4296 : 3944 : hhave = 1;
4297 : : }
4298 : : }
4299 : : /* this measurement is lower than our desired x */
4300 [ + + ]: 20272 : if (dx >= 0) {
4301 [ + + + + ]: 10208 : if (!lhave || dx < (x - lx)) {
4302 : : /* new best lower x measurement */
4303 : 9928 : lx = px[ip];
4304 : 9928 : ly = py[ip];
4305 : 9928 : lhave = 1;
4306 : : }
4307 : : }
4308 : : }
4309 : :
4310 : : /* the low x is good */
4311 [ + - ]: 4016 : if (lhave) {
4312 : : /* so is the high x */
4313 [ + + ]: 4016 : if (hhave) {
4314 : : /* they're the same, so just pick one */
4315 [ + + ]: 3944 : if (hx == lx)
4316 : : y = ly;
4317 : : else /* interpolate */
4318 : 2152 : y = interpolate(x, lx, hx, ly, hy);
4319 : : } else /* only low is good, use it */
4320 : : y = ly;
4321 [ # # ]: 0 : } else if (hhave) /* only high is good, use it */
4322 : : y = hy;
4323 : : else /* nothing is good,this should never happen unless np=0, ???? */
4324 : 0 : y = -(1 << 30);
4325 : 4016 : return y;
4326 : : }
4327 : :
4328 : 800 : static u8 ar9003_hw_eeprom_get_tgt_pwr(struct ath_hw *ah,
4329 : : u16 rateIndex, u16 freq, bool is2GHz)
4330 : : {
4331 : 800 : u16 numPiers, i;
4332 : 800 : s32 targetPowerArray[AR9300_NUM_5G_20_TARGET_POWERS];
4333 : 800 : s32 freqArray[AR9300_NUM_5G_20_TARGET_POWERS];
4334 : 800 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4335 : 800 : struct cal_tgt_pow_legacy *pEepromTargetPwr;
4336 : 800 : u8 *pFreqBin;
4337 : :
4338 [ + + ]: 800 : if (is2GHz) {
4339 : 416 : numPiers = AR9300_NUM_2G_20_TARGET_POWERS;
4340 : 416 : pEepromTargetPwr = eep->calTargetPower2G;
4341 : 416 : pFreqBin = eep->calTarget_freqbin_2G;
4342 : : } else {
4343 : 384 : numPiers = AR9300_NUM_5G_20_TARGET_POWERS;
4344 : 384 : pEepromTargetPwr = eep->calTargetPower5G;
4345 : 384 : pFreqBin = eep->calTarget_freqbin_5G;
4346 : : }
4347 : :
4348 : : /*
4349 : : * create array of channels and targetpower from
4350 : : * targetpower piers stored on eeprom
4351 : : */
4352 [ + + ]: 5120 : for (i = 0; i < numPiers; i++) {
4353 [ + - ]: 4320 : freqArray[i] = ath9k_hw_fbin2freq(pFreqBin[i], is2GHz);
4354 : 4320 : targetPowerArray[i] = pEepromTargetPwr[i].tPow2x[rateIndex];
4355 : : }
4356 : :
4357 : : /* interpolate to get target power for given frequency */
4358 : 800 : return (u8) ar9003_hw_power_interpolate((s32) freq,
4359 : : freqArray,
4360 : : targetPowerArray, numPiers);
4361 : : }
4362 : :
4363 : 2800 : static u8 ar9003_hw_eeprom_get_ht20_tgt_pwr(struct ath_hw *ah,
4364 : : u16 rateIndex,
4365 : : u16 freq, bool is2GHz)
4366 : : {
4367 : 2800 : u16 numPiers, i;
4368 : 2800 : s32 targetPowerArray[AR9300_NUM_5G_20_TARGET_POWERS];
4369 : 2800 : s32 freqArray[AR9300_NUM_5G_20_TARGET_POWERS];
4370 : 2800 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4371 : 2800 : struct cal_tgt_pow_ht *pEepromTargetPwr;
4372 : 2800 : u8 *pFreqBin;
4373 : :
4374 [ + + ]: 2800 : if (is2GHz) {
4375 : 1456 : numPiers = AR9300_NUM_2G_20_TARGET_POWERS;
4376 : 1456 : pEepromTargetPwr = eep->calTargetPower2GHT20;
4377 : 1456 : pFreqBin = eep->calTarget_freqbin_2GHT20;
4378 : : } else {
4379 : 1344 : numPiers = AR9300_NUM_5G_20_TARGET_POWERS;
4380 : 1344 : pEepromTargetPwr = eep->calTargetPower5GHT20;
4381 : 1344 : pFreqBin = eep->calTarget_freqbin_5GHT20;
4382 : : }
4383 : :
4384 : : /*
4385 : : * create array of channels and targetpower
4386 : : * from targetpower piers stored on eeprom
4387 : : */
4388 [ + + ]: 17920 : for (i = 0; i < numPiers; i++) {
4389 [ + - ]: 15120 : freqArray[i] = ath9k_hw_fbin2freq(pFreqBin[i], is2GHz);
4390 : 15120 : targetPowerArray[i] = pEepromTargetPwr[i].tPow2x[rateIndex];
4391 : : }
4392 : :
4393 : : /* interpolate to get target power for given frequency */
4394 : 2800 : return (u8) ar9003_hw_power_interpolate((s32) freq,
4395 : : freqArray,
4396 : : targetPowerArray, numPiers);
4397 : : }
4398 : :
4399 : 0 : static u8 ar9003_hw_eeprom_get_ht40_tgt_pwr(struct ath_hw *ah,
4400 : : u16 rateIndex,
4401 : : u16 freq, bool is2GHz)
4402 : : {
4403 : 0 : u16 numPiers, i;
4404 : 0 : s32 targetPowerArray[AR9300_NUM_5G_40_TARGET_POWERS];
4405 : 0 : s32 freqArray[AR9300_NUM_5G_40_TARGET_POWERS];
4406 : 0 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4407 : 0 : struct cal_tgt_pow_ht *pEepromTargetPwr;
4408 : 0 : u8 *pFreqBin;
4409 : :
4410 [ # # ]: 0 : if (is2GHz) {
4411 : 0 : numPiers = AR9300_NUM_2G_40_TARGET_POWERS;
4412 : 0 : pEepromTargetPwr = eep->calTargetPower2GHT40;
4413 : 0 : pFreqBin = eep->calTarget_freqbin_2GHT40;
4414 : : } else {
4415 : 0 : numPiers = AR9300_NUM_5G_40_TARGET_POWERS;
4416 : 0 : pEepromTargetPwr = eep->calTargetPower5GHT40;
4417 : 0 : pFreqBin = eep->calTarget_freqbin_5GHT40;
4418 : : }
4419 : :
4420 : : /*
4421 : : * create array of channels and targetpower from
4422 : : * targetpower piers stored on eeprom
4423 : : */
4424 [ # # ]: 0 : for (i = 0; i < numPiers; i++) {
4425 [ # # ]: 0 : freqArray[i] = ath9k_hw_fbin2freq(pFreqBin[i], is2GHz);
4426 : 0 : targetPowerArray[i] = pEepromTargetPwr[i].tPow2x[rateIndex];
4427 : : }
4428 : :
4429 : : /* interpolate to get target power for given frequency */
4430 : 0 : return (u8) ar9003_hw_power_interpolate((s32) freq,
4431 : : freqArray,
4432 : : targetPowerArray, numPiers);
4433 : : }
4434 : :
4435 : 416 : static u8 ar9003_hw_eeprom_get_cck_tgt_pwr(struct ath_hw *ah,
4436 : : u16 rateIndex, u16 freq)
4437 : : {
4438 : 416 : u16 numPiers = AR9300_NUM_2G_CCK_TARGET_POWERS, i;
4439 : 416 : s32 targetPowerArray[AR9300_NUM_2G_CCK_TARGET_POWERS];
4440 : 416 : s32 freqArray[AR9300_NUM_2G_CCK_TARGET_POWERS];
4441 : 416 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4442 : 416 : struct cal_tgt_pow_legacy *pEepromTargetPwr = eep->calTargetPowerCck;
4443 : 416 : u8 *pFreqBin = eep->calTarget_freqbin_Cck;
4444 : :
4445 : : /*
4446 : : * create array of channels and targetpower from
4447 : : * targetpower piers stored on eeprom
4448 : : */
4449 [ + + ]: 1248 : for (i = 0; i < numPiers; i++) {
4450 [ + - ]: 832 : freqArray[i] = ath9k_hw_fbin2freq(pFreqBin[i], 1);
4451 : 832 : targetPowerArray[i] = pEepromTargetPwr[i].tPow2x[rateIndex];
4452 : : }
4453 : :
4454 : : /* interpolate to get target power for given frequency */
4455 : 416 : return (u8) ar9003_hw_power_interpolate((s32) freq,
4456 : : freqArray,
4457 : : targetPowerArray, numPiers);
4458 : : }
4459 : :
4460 : : static void ar9003_hw_selfgen_tpc_txpower(struct ath_hw *ah,
4461 : : struct ath9k_channel *chan,
4462 : : u8 *pwr_array)
4463 : : {
4464 : : u32 val;
4465 : :
4466 : : /* target power values for self generated frames (ACK,RTS/CTS) */
4467 : : if (IS_CHAN_2GHZ(chan)) {
4468 : : val = SM(pwr_array[ALL_TARGET_LEGACY_1L_5L], AR_TPC_ACK) |
4469 : : SM(pwr_array[ALL_TARGET_LEGACY_1L_5L], AR_TPC_CTS) |
4470 : : SM(0x3f, AR_TPC_CHIRP) | SM(0x3f, AR_TPC_RPT);
4471 : : } else {
4472 : : val = SM(pwr_array[ALL_TARGET_LEGACY_6_24], AR_TPC_ACK) |
4473 : : SM(pwr_array[ALL_TARGET_LEGACY_6_24], AR_TPC_CTS) |
4474 : : SM(0x3f, AR_TPC_CHIRP) | SM(0x3f, AR_TPC_RPT);
4475 : : }
4476 : : REG_WRITE(ah, AR_TPC, val);
4477 : : }
4478 : :
4479 : : /* Set tx power registers to array of values passed in */
4480 : 48 : int ar9003_hw_tx_power_regwrite(struct ath_hw *ah, u8 * pPwrArray)
4481 : : {
4482 : : #define POW_SM(_r, _s) (((_r) & 0x3f) << (_s))
4483 : : /* make sure forced gain is not set */
4484 : 48 : REG_WRITE(ah, AR_PHY_TX_FORCED_GAIN, 0);
4485 : :
4486 : : /* Write the OFDM power per rate set */
4487 : :
4488 : : /* 6 (LSB), 9, 12, 18 (MSB) */
4489 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(0),
4490 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 24) |
4491 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 16) |
4492 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 8) |
4493 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 0));
4494 : :
4495 : : /* 24 (LSB), 36, 48, 54 (MSB) */
4496 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(1),
4497 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_54], 24) |
4498 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_48], 16) |
4499 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_36], 8) |
4500 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 0));
4501 : :
4502 : : /* Write the CCK power per rate set */
4503 : :
4504 : : /* 1L (LSB), reserved, 2L, 2S (MSB) */
4505 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(2),
4506 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_1L_5L], 24) |
4507 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_1L_5L], 16) |
4508 : : /* POW_SM(txPowerTimes2, 8) | this is reserved for AR9003 */
4509 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_1L_5L], 0));
4510 : :
4511 : : /* 5.5L (LSB), 5.5S, 11L, 11S (MSB) */
4512 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(3),
4513 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_11S], 24) |
4514 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_11L], 16) |
4515 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_5S], 8) |
4516 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_1L_5L], 0)
4517 : : );
4518 : :
4519 : : /* Write the power for duplicated frames - HT40 */
4520 : :
4521 : : /* dup40_cck (LSB), dup40_ofdm, ext20_cck, ext20_ofdm (MSB) */
4522 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(8),
4523 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 24) |
4524 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_1L_5L], 16) |
4525 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_6_24], 8) |
4526 : : POW_SM(pPwrArray[ALL_TARGET_LEGACY_1L_5L], 0)
4527 : : );
4528 : :
4529 : : /* Write the HT20 power per rate set */
4530 : :
4531 : : /* 0/8/16 (LSB), 1-3/9-11/17-19, 4, 5 (MSB) */
4532 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(4),
4533 : : POW_SM(pPwrArray[ALL_TARGET_HT20_5], 24) |
4534 : : POW_SM(pPwrArray[ALL_TARGET_HT20_4], 16) |
4535 : : POW_SM(pPwrArray[ALL_TARGET_HT20_1_3_9_11_17_19], 8) |
4536 : : POW_SM(pPwrArray[ALL_TARGET_HT20_0_8_16], 0)
4537 : : );
4538 : :
4539 : : /* 6 (LSB), 7, 12, 13 (MSB) */
4540 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(5),
4541 : : POW_SM(pPwrArray[ALL_TARGET_HT20_13], 24) |
4542 : : POW_SM(pPwrArray[ALL_TARGET_HT20_12], 16) |
4543 : : POW_SM(pPwrArray[ALL_TARGET_HT20_7], 8) |
4544 : : POW_SM(pPwrArray[ALL_TARGET_HT20_6], 0)
4545 : : );
4546 : :
4547 : : /* 14 (LSB), 15, 20, 21 */
4548 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(9),
4549 : : POW_SM(pPwrArray[ALL_TARGET_HT20_21], 24) |
4550 : : POW_SM(pPwrArray[ALL_TARGET_HT20_20], 16) |
4551 : : POW_SM(pPwrArray[ALL_TARGET_HT20_15], 8) |
4552 : : POW_SM(pPwrArray[ALL_TARGET_HT20_14], 0)
4553 : : );
4554 : :
4555 : : /* Mixed HT20 and HT40 rates */
4556 : :
4557 : : /* HT20 22 (LSB), HT20 23, HT40 22, HT40 23 (MSB) */
4558 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(10),
4559 : : POW_SM(pPwrArray[ALL_TARGET_HT40_23], 24) |
4560 : : POW_SM(pPwrArray[ALL_TARGET_HT40_22], 16) |
4561 : : POW_SM(pPwrArray[ALL_TARGET_HT20_23], 8) |
4562 : : POW_SM(pPwrArray[ALL_TARGET_HT20_22], 0)
4563 : : );
4564 : :
4565 : : /*
4566 : : * Write the HT40 power per rate set
4567 : : * correct PAR difference between HT40 and HT20/LEGACY
4568 : : * 0/8/16 (LSB), 1-3/9-11/17-19, 4, 5 (MSB)
4569 : : */
4570 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(6),
4571 : : POW_SM(pPwrArray[ALL_TARGET_HT40_5], 24) |
4572 : : POW_SM(pPwrArray[ALL_TARGET_HT40_4], 16) |
4573 : : POW_SM(pPwrArray[ALL_TARGET_HT40_1_3_9_11_17_19], 8) |
4574 : : POW_SM(pPwrArray[ALL_TARGET_HT40_0_8_16], 0)
4575 : : );
4576 : :
4577 : : /* 6 (LSB), 7, 12, 13 (MSB) */
4578 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(7),
4579 : : POW_SM(pPwrArray[ALL_TARGET_HT40_13], 24) |
4580 : : POW_SM(pPwrArray[ALL_TARGET_HT40_12], 16) |
4581 : : POW_SM(pPwrArray[ALL_TARGET_HT40_7], 8) |
4582 : : POW_SM(pPwrArray[ALL_TARGET_HT40_6], 0)
4583 : : );
4584 : :
4585 : : /* 14 (LSB), 15, 20, 21 */
4586 : 48 : REG_WRITE(ah, AR_PHY_POWER_TX_RATE(11),
4587 : : POW_SM(pPwrArray[ALL_TARGET_HT40_21], 24) |
4588 : : POW_SM(pPwrArray[ALL_TARGET_HT40_20], 16) |
4589 : : POW_SM(pPwrArray[ALL_TARGET_HT40_15], 8) |
4590 : : POW_SM(pPwrArray[ALL_TARGET_HT40_14], 0)
4591 : : );
4592 : :
4593 : 48 : return 0;
4594 : : #undef POW_SM
4595 : : }
4596 : :
4597 : 200 : static void ar9003_hw_get_legacy_target_powers(struct ath_hw *ah, u16 freq,
4598 : : u8 *targetPowerValT2,
4599 : : bool is2GHz)
4600 : : {
4601 : 200 : targetPowerValT2[ALL_TARGET_LEGACY_6_24] =
4602 : 200 : ar9003_hw_eeprom_get_tgt_pwr(ah, LEGACY_TARGET_RATE_6_24, freq,
4603 : : is2GHz);
4604 : 200 : targetPowerValT2[ALL_TARGET_LEGACY_36] =
4605 : 200 : ar9003_hw_eeprom_get_tgt_pwr(ah, LEGACY_TARGET_RATE_36, freq,
4606 : : is2GHz);
4607 : 200 : targetPowerValT2[ALL_TARGET_LEGACY_48] =
4608 : 200 : ar9003_hw_eeprom_get_tgt_pwr(ah, LEGACY_TARGET_RATE_48, freq,
4609 : : is2GHz);
4610 : 200 : targetPowerValT2[ALL_TARGET_LEGACY_54] =
4611 : 200 : ar9003_hw_eeprom_get_tgt_pwr(ah, LEGACY_TARGET_RATE_54, freq,
4612 : : is2GHz);
4613 : 200 : }
4614 : :
4615 : 104 : static void ar9003_hw_get_cck_target_powers(struct ath_hw *ah, u16 freq,
4616 : : u8 *targetPowerValT2)
4617 : : {
4618 : 104 : targetPowerValT2[ALL_TARGET_LEGACY_1L_5L] =
4619 : 104 : ar9003_hw_eeprom_get_cck_tgt_pwr(ah, LEGACY_TARGET_RATE_1L_5L,
4620 : : freq);
4621 : 104 : targetPowerValT2[ALL_TARGET_LEGACY_5S] =
4622 : 104 : ar9003_hw_eeprom_get_cck_tgt_pwr(ah, LEGACY_TARGET_RATE_5S, freq);
4623 : 104 : targetPowerValT2[ALL_TARGET_LEGACY_11L] =
4624 : 104 : ar9003_hw_eeprom_get_cck_tgt_pwr(ah, LEGACY_TARGET_RATE_11L, freq);
4625 : 104 : targetPowerValT2[ALL_TARGET_LEGACY_11S] =
4626 : 104 : ar9003_hw_eeprom_get_cck_tgt_pwr(ah, LEGACY_TARGET_RATE_11S, freq);
4627 : 104 : }
4628 : :
4629 : 200 : static void ar9003_hw_get_ht20_target_powers(struct ath_hw *ah, u16 freq,
4630 : : u8 *targetPowerValT2, bool is2GHz)
4631 : : {
4632 : 200 : targetPowerValT2[ALL_TARGET_HT20_0_8_16] =
4633 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_0_8_16, freq,
4634 : : is2GHz);
4635 : 200 : targetPowerValT2[ALL_TARGET_HT20_1_3_9_11_17_19] =
4636 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_1_3_9_11_17_19,
4637 : : freq, is2GHz);
4638 : 200 : targetPowerValT2[ALL_TARGET_HT20_4] =
4639 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_4, freq,
4640 : : is2GHz);
4641 : 200 : targetPowerValT2[ALL_TARGET_HT20_5] =
4642 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_5, freq,
4643 : : is2GHz);
4644 : 200 : targetPowerValT2[ALL_TARGET_HT20_6] =
4645 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_6, freq,
4646 : : is2GHz);
4647 : 200 : targetPowerValT2[ALL_TARGET_HT20_7] =
4648 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_7, freq,
4649 : : is2GHz);
4650 : 200 : targetPowerValT2[ALL_TARGET_HT20_12] =
4651 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_12, freq,
4652 : : is2GHz);
4653 : 200 : targetPowerValT2[ALL_TARGET_HT20_13] =
4654 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_13, freq,
4655 : : is2GHz);
4656 : 200 : targetPowerValT2[ALL_TARGET_HT20_14] =
4657 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_14, freq,
4658 : : is2GHz);
4659 : 200 : targetPowerValT2[ALL_TARGET_HT20_15] =
4660 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_15, freq,
4661 : : is2GHz);
4662 : 200 : targetPowerValT2[ALL_TARGET_HT20_20] =
4663 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_20, freq,
4664 : : is2GHz);
4665 : 200 : targetPowerValT2[ALL_TARGET_HT20_21] =
4666 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_21, freq,
4667 : : is2GHz);
4668 : 200 : targetPowerValT2[ALL_TARGET_HT20_22] =
4669 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_22, freq,
4670 : : is2GHz);
4671 : 200 : targetPowerValT2[ALL_TARGET_HT20_23] =
4672 : 200 : ar9003_hw_eeprom_get_ht20_tgt_pwr(ah, HT_TARGET_RATE_23, freq,
4673 : : is2GHz);
4674 : 200 : }
4675 : :
4676 : 0 : static void ar9003_hw_get_ht40_target_powers(struct ath_hw *ah,
4677 : : u16 freq,
4678 : : u8 *targetPowerValT2,
4679 : : bool is2GHz)
4680 : : {
4681 : : /* XXX: hard code for now, need to get from eeprom struct */
4682 : 0 : u8 ht40PowerIncForPdadc = 0;
4683 : :
4684 : 0 : targetPowerValT2[ALL_TARGET_HT40_0_8_16] =
4685 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_0_8_16, freq,
4686 : : is2GHz) + ht40PowerIncForPdadc;
4687 : 0 : targetPowerValT2[ALL_TARGET_HT40_1_3_9_11_17_19] =
4688 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_1_3_9_11_17_19,
4689 : : freq,
4690 : : is2GHz) + ht40PowerIncForPdadc;
4691 : 0 : targetPowerValT2[ALL_TARGET_HT40_4] =
4692 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_4, freq,
4693 : : is2GHz) + ht40PowerIncForPdadc;
4694 : 0 : targetPowerValT2[ALL_TARGET_HT40_5] =
4695 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_5, freq,
4696 : : is2GHz) + ht40PowerIncForPdadc;
4697 : 0 : targetPowerValT2[ALL_TARGET_HT40_6] =
4698 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_6, freq,
4699 : : is2GHz) + ht40PowerIncForPdadc;
4700 : 0 : targetPowerValT2[ALL_TARGET_HT40_7] =
4701 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_7, freq,
4702 : : is2GHz) + ht40PowerIncForPdadc;
4703 : 0 : targetPowerValT2[ALL_TARGET_HT40_12] =
4704 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_12, freq,
4705 : : is2GHz) + ht40PowerIncForPdadc;
4706 : 0 : targetPowerValT2[ALL_TARGET_HT40_13] =
4707 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_13, freq,
4708 : : is2GHz) + ht40PowerIncForPdadc;
4709 : 0 : targetPowerValT2[ALL_TARGET_HT40_14] =
4710 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_14, freq,
4711 : : is2GHz) + ht40PowerIncForPdadc;
4712 : 0 : targetPowerValT2[ALL_TARGET_HT40_15] =
4713 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_15, freq,
4714 : : is2GHz) + ht40PowerIncForPdadc;
4715 : 0 : targetPowerValT2[ALL_TARGET_HT40_20] =
4716 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_20, freq,
4717 : : is2GHz) + ht40PowerIncForPdadc;
4718 : 0 : targetPowerValT2[ALL_TARGET_HT40_21] =
4719 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_21, freq,
4720 : : is2GHz) + ht40PowerIncForPdadc;
4721 : 0 : targetPowerValT2[ALL_TARGET_HT40_22] =
4722 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_22, freq,
4723 : : is2GHz) + ht40PowerIncForPdadc;
4724 : 0 : targetPowerValT2[ALL_TARGET_HT40_23] =
4725 : 0 : ar9003_hw_eeprom_get_ht40_tgt_pwr(ah, HT_TARGET_RATE_23, freq,
4726 : : is2GHz) + ht40PowerIncForPdadc;
4727 : 0 : }
4728 : :
4729 : : static void ar9003_hw_get_target_power_eeprom(struct ath_hw *ah,
4730 : : struct ath9k_channel *chan,
4731 : : u8 *targetPowerValT2)
4732 : : {
4733 : : bool is2GHz = IS_CHAN_2GHZ(chan);
4734 : : unsigned int i = 0;
4735 : : struct ath_common *common = ath9k_hw_common(ah);
4736 : : u16 freq = chan->channel;
4737 : :
4738 : : if (is2GHz)
4739 : : ar9003_hw_get_cck_target_powers(ah, freq, targetPowerValT2);
4740 : :
4741 : : ar9003_hw_get_legacy_target_powers(ah, freq, targetPowerValT2, is2GHz);
4742 : : ar9003_hw_get_ht20_target_powers(ah, freq, targetPowerValT2, is2GHz);
4743 : :
4744 : : if (IS_CHAN_HT40(chan))
4745 : : ar9003_hw_get_ht40_target_powers(ah, freq, targetPowerValT2,
4746 : : is2GHz);
4747 : :
4748 : : for (i = 0; i < ar9300RateSize; i++) {
4749 : : ath_dbg(common, REGULATORY, "TPC[%02d] 0x%08x\n",
4750 : : i, targetPowerValT2[i]);
4751 : : }
4752 : : }
4753 : :
4754 : 432 : static int ar9003_hw_cal_pier_get(struct ath_hw *ah,
4755 : : int mode,
4756 : : int ipier,
4757 : : int ichain,
4758 : : int *pfrequency,
4759 : : int *pcorrection,
4760 : : int *ptemperature, int *pvoltage,
4761 : : int *pnf_cal, int *pnf_power)
4762 : : {
4763 : 432 : u8 *pCalPier;
4764 : 432 : struct ar9300_cal_data_per_freq_op_loop *pCalPierStruct;
4765 : 432 : int is2GHz;
4766 : 432 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4767 [ - + ]: 432 : struct ath_common *common = ath9k_hw_common(ah);
4768 : :
4769 [ - + ]: 432 : if (ichain >= AR9300_MAX_CHAINS) {
4770 [ # # ]: 0 : ath_dbg(common, EEPROM,
4771 : : "Invalid chain index, must be less than %d\n",
4772 : : AR9300_MAX_CHAINS);
4773 : 0 : return -1;
4774 : : }
4775 : :
4776 [ - + ]: 432 : if (mode) { /* 5GHz */
4777 [ # # ]: 0 : if (ipier >= AR9300_NUM_5G_CAL_PIERS) {
4778 [ # # ]: 0 : ath_dbg(common, EEPROM,
4779 : : "Invalid 5GHz cal pier index, must be less than %d\n",
4780 : : AR9300_NUM_5G_CAL_PIERS);
4781 : 0 : return -1;
4782 : : }
4783 : 0 : pCalPier = &(eep->calFreqPier5G[ipier]);
4784 : 0 : pCalPierStruct = &(eep->calPierData5G[ichain][ipier]);
4785 : 0 : is2GHz = 0;
4786 : : } else {
4787 [ - + ]: 432 : if (ipier >= AR9300_NUM_2G_CAL_PIERS) {
4788 [ # # ]: 0 : ath_dbg(common, EEPROM,
4789 : : "Invalid 2GHz cal pier index, must be less than %d\n",
4790 : : AR9300_NUM_2G_CAL_PIERS);
4791 : 0 : return -1;
4792 : : }
4793 : :
4794 : 432 : pCalPier = &(eep->calFreqPier2G[ipier]);
4795 : 432 : pCalPierStruct = &(eep->calPierData2G[ichain][ipier]);
4796 : 432 : is2GHz = 1;
4797 : : }
4798 : :
4799 [ + - ]: 432 : *pfrequency = ath9k_hw_fbin2freq(*pCalPier, is2GHz);
4800 : 432 : *pcorrection = pCalPierStruct->refPower;
4801 : 432 : *ptemperature = pCalPierStruct->tempMeas;
4802 : 432 : *pvoltage = pCalPierStruct->voltMeas;
4803 : 864 : *pnf_cal = pCalPierStruct->rxTempMeas ?
4804 [ - + ]: 432 : N2DBM(pCalPierStruct->rxNoisefloorCal) : 0;
4805 : 864 : *pnf_power = pCalPierStruct->rxTempMeas ?
4806 [ - + ]: 432 : N2DBM(pCalPierStruct->rxNoisefloorPower) : 0;
4807 : :
4808 : 432 : return 0;
4809 : : }
4810 : :
4811 : : static void ar9003_hw_power_control_override(struct ath_hw *ah,
4812 : : int frequency,
4813 : : int *correction,
4814 : : int *voltage, int *temperature)
4815 : : {
4816 : : int temp_slope = 0, temp_slope1 = 0, temp_slope2 = 0;
4817 : : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
4818 : : int f[8], t[8], t1[3], t2[3], i;
4819 : :
4820 : : REG_RMW(ah, AR_PHY_TPC_11_B0,
4821 : : (correction[0] << AR_PHY_TPC_OLPC_GAIN_DELTA_S),
4822 : : AR_PHY_TPC_OLPC_GAIN_DELTA);
4823 : : if (ah->caps.tx_chainmask & BIT(1))
4824 : : REG_RMW(ah, AR_PHY_TPC_11_B1,
4825 : : (correction[1] << AR_PHY_TPC_OLPC_GAIN_DELTA_S),
4826 : : AR_PHY_TPC_OLPC_GAIN_DELTA);
4827 : : if (ah->caps.tx_chainmask & BIT(2))
4828 : : REG_RMW(ah, AR_PHY_TPC_11_B2,
4829 : : (correction[2] << AR_PHY_TPC_OLPC_GAIN_DELTA_S),
4830 : : AR_PHY_TPC_OLPC_GAIN_DELTA);
4831 : :
4832 : : /* enable open loop power control on chip */
4833 : : REG_RMW(ah, AR_PHY_TPC_6_B0,
4834 : : (3 << AR_PHY_TPC_6_ERROR_EST_MODE_S),
4835 : : AR_PHY_TPC_6_ERROR_EST_MODE);
4836 : : if (ah->caps.tx_chainmask & BIT(1))
4837 : : REG_RMW(ah, AR_PHY_TPC_6_B1,
4838 : : (3 << AR_PHY_TPC_6_ERROR_EST_MODE_S),
4839 : : AR_PHY_TPC_6_ERROR_EST_MODE);
4840 : : if (ah->caps.tx_chainmask & BIT(2))
4841 : : REG_RMW(ah, AR_PHY_TPC_6_B2,
4842 : : (3 << AR_PHY_TPC_6_ERROR_EST_MODE_S),
4843 : : AR_PHY_TPC_6_ERROR_EST_MODE);
4844 : :
4845 : : /*
4846 : : * enable temperature compensation
4847 : : * Need to use register names
4848 : : */
4849 : : if (frequency < 4000) {
4850 : : temp_slope = eep->modalHeader2G.tempSlope;
4851 : : } else {
4852 : : if (AR_SREV_9550(ah)) {
4853 : : t[0] = eep->base_ext1.tempslopextension[2];
4854 : : t1[0] = eep->base_ext1.tempslopextension[3];
4855 : : t2[0] = eep->base_ext1.tempslopextension[4];
4856 : : f[0] = 5180;
4857 : :
4858 : : t[1] = eep->modalHeader5G.tempSlope;
4859 : : t1[1] = eep->base_ext1.tempslopextension[0];
4860 : : t2[1] = eep->base_ext1.tempslopextension[1];
4861 : : f[1] = 5500;
4862 : :
4863 : : t[2] = eep->base_ext1.tempslopextension[5];
4864 : : t1[2] = eep->base_ext1.tempslopextension[6];
4865 : : t2[2] = eep->base_ext1.tempslopextension[7];
4866 : : f[2] = 5785;
4867 : :
4868 : : temp_slope = ar9003_hw_power_interpolate(frequency,
4869 : : f, t, 3);
4870 : : temp_slope1 = ar9003_hw_power_interpolate(frequency,
4871 : : f, t1, 3);
4872 : : temp_slope2 = ar9003_hw_power_interpolate(frequency,
4873 : : f, t2, 3);
4874 : :
4875 : : goto tempslope;
4876 : : }
4877 : :
4878 : : if ((eep->baseEepHeader.miscConfiguration & 0x20) != 0) {
4879 : : for (i = 0; i < 8; i++) {
4880 : : t[i] = eep->base_ext1.tempslopextension[i];
4881 : : f[i] = FBIN2FREQ(eep->calFreqPier5G[i], 0);
4882 : : }
4883 : : temp_slope = ar9003_hw_power_interpolate((s32) frequency,
4884 : : f, t, 8);
4885 : : } else if (eep->base_ext2.tempSlopeLow != 0) {
4886 : : t[0] = eep->base_ext2.tempSlopeLow;
4887 : : f[0] = 5180;
4888 : : t[1] = eep->modalHeader5G.tempSlope;
4889 : : f[1] = 5500;
4890 : : t[2] = eep->base_ext2.tempSlopeHigh;
4891 : : f[2] = 5785;
4892 : : temp_slope = ar9003_hw_power_interpolate((s32) frequency,
4893 : : f, t, 3);
4894 : : } else {
4895 : : temp_slope = eep->modalHeader5G.tempSlope;
4896 : : }
4897 : : }
4898 : :
4899 : : tempslope:
4900 : : if (AR_SREV_9550(ah) || AR_SREV_9531(ah) || AR_SREV_9561(ah)) {
4901 : : u8 txmask = (eep->baseEepHeader.txrxMask & 0xf0) >> 4;
4902 : :
4903 : : /*
4904 : : * AR955x has tempSlope register for each chain.
4905 : : * Check whether temp_compensation feature is enabled or not.
4906 : : */
4907 : : if (eep->baseEepHeader.featureEnable & 0x1) {
4908 : : if (frequency < 4000) {
4909 : : if (txmask & BIT(0))
4910 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19,
4911 : : AR_PHY_TPC_19_ALPHA_THERM,
4912 : : eep->base_ext2.tempSlopeLow);
4913 : : if (txmask & BIT(1))
4914 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B1,
4915 : : AR_PHY_TPC_19_ALPHA_THERM,
4916 : : temp_slope);
4917 : : if (txmask & BIT(2))
4918 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B2,
4919 : : AR_PHY_TPC_19_ALPHA_THERM,
4920 : : eep->base_ext2.tempSlopeHigh);
4921 : : } else {
4922 : : if (txmask & BIT(0))
4923 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19,
4924 : : AR_PHY_TPC_19_ALPHA_THERM,
4925 : : temp_slope);
4926 : : if (txmask & BIT(1))
4927 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B1,
4928 : : AR_PHY_TPC_19_ALPHA_THERM,
4929 : : temp_slope1);
4930 : : if (txmask & BIT(2))
4931 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B2,
4932 : : AR_PHY_TPC_19_ALPHA_THERM,
4933 : : temp_slope2);
4934 : : }
4935 : : } else {
4936 : : /*
4937 : : * If temp compensation is not enabled,
4938 : : * set all registers to 0.
4939 : : */
4940 : : if (txmask & BIT(0))
4941 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19,
4942 : : AR_PHY_TPC_19_ALPHA_THERM, 0);
4943 : : if (txmask & BIT(1))
4944 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B1,
4945 : : AR_PHY_TPC_19_ALPHA_THERM, 0);
4946 : : if (txmask & BIT(2))
4947 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B2,
4948 : : AR_PHY_TPC_19_ALPHA_THERM, 0);
4949 : : }
4950 : : } else {
4951 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19,
4952 : : AR_PHY_TPC_19_ALPHA_THERM, temp_slope);
4953 : : }
4954 : :
4955 : : if (AR_SREV_9462_20_OR_LATER(ah))
4956 : : REG_RMW_FIELD(ah, AR_PHY_TPC_19_B1,
4957 : : AR_PHY_TPC_19_B1_ALPHA_THERM, temp_slope);
4958 : :
4959 : :
4960 : : REG_RMW_FIELD(ah, AR_PHY_TPC_18, AR_PHY_TPC_18_THERM_CAL_VALUE,
4961 : : temperature[0]);
4962 : : }
4963 : :
4964 : : /* Apply the recorded correction values. */
4965 : 48 : static int ar9003_hw_calibration_apply(struct ath_hw *ah, int frequency)
4966 : : {
4967 : 48 : int ichain, ipier, npier;
4968 : 48 : int mode;
4969 : 48 : int lfrequency[AR9300_MAX_CHAINS],
4970 : : lcorrection[AR9300_MAX_CHAINS],
4971 : : ltemperature[AR9300_MAX_CHAINS], lvoltage[AR9300_MAX_CHAINS],
4972 : : lnf_cal[AR9300_MAX_CHAINS], lnf_pwr[AR9300_MAX_CHAINS];
4973 : 48 : int hfrequency[AR9300_MAX_CHAINS],
4974 : : hcorrection[AR9300_MAX_CHAINS],
4975 : : htemperature[AR9300_MAX_CHAINS], hvoltage[AR9300_MAX_CHAINS],
4976 : : hnf_cal[AR9300_MAX_CHAINS], hnf_pwr[AR9300_MAX_CHAINS];
4977 : 48 : int fdiff;
4978 : 48 : int correction[AR9300_MAX_CHAINS],
4979 : : voltage[AR9300_MAX_CHAINS], temperature[AR9300_MAX_CHAINS],
4980 : : nf_cal[AR9300_MAX_CHAINS], nf_pwr[AR9300_MAX_CHAINS];
4981 : 48 : int pfrequency, pcorrection, ptemperature, pvoltage,
4982 : : pnf_cal, pnf_pwr;
4983 [ + - ]: 48 : struct ath_common *common = ath9k_hw_common(ah);
4984 : :
4985 : 48 : mode = (frequency >= 4000);
4986 [ + - ]: 48 : if (mode)
4987 : : npier = AR9300_NUM_5G_CAL_PIERS;
4988 : : else
4989 : 48 : npier = AR9300_NUM_2G_CAL_PIERS;
4990 : :
4991 [ + + ]: 192 : for (ichain = 0; ichain < AR9300_MAX_CHAINS; ichain++) {
4992 : 144 : lfrequency[ichain] = 0;
4993 : 144 : hfrequency[ichain] = 100000;
4994 : : }
4995 : : /* identify best lower and higher frequency calibration measurement */
4996 [ + + ]: 192 : for (ichain = 0; ichain < AR9300_MAX_CHAINS; ichain++) {
4997 [ + + ]: 576 : for (ipier = 0; ipier < npier; ipier++) {
4998 [ + - ]: 432 : if (!ar9003_hw_cal_pier_get(ah, mode, ipier, ichain,
4999 : : &pfrequency, &pcorrection,
5000 : : &ptemperature, &pvoltage,
5001 : : &pnf_cal, &pnf_pwr)) {
5002 : 432 : fdiff = frequency - pfrequency;
5003 : :
5004 : : /*
5005 : : * this measurement is higher than
5006 : : * our desired frequency
5007 : : */
5008 [ + - ]: 432 : if (fdiff <= 0) {
5009 [ + + ]: 432 : if (hfrequency[ichain] <= 0 ||
5010 : 288 : hfrequency[ichain] >= 100000 ||
5011 : : fdiff >
5012 [ - + ]: 288 : (frequency - hfrequency[ichain])) {
5013 : : /*
5014 : : * new best higher
5015 : : * frequency measurement
5016 : : */
5017 : 144 : hfrequency[ichain] = pfrequency;
5018 : 144 : hcorrection[ichain] =
5019 : : pcorrection;
5020 : 144 : htemperature[ichain] =
5021 : : ptemperature;
5022 : 144 : hvoltage[ichain] = pvoltage;
5023 : 144 : hnf_cal[ichain] = pnf_cal;
5024 : 144 : hnf_pwr[ichain] = pnf_pwr;
5025 : : }
5026 : : }
5027 [ + + ]: 432 : if (fdiff >= 0) {
5028 [ - + ]: 144 : if (lfrequency[ichain] <= 0
5029 : 0 : || fdiff <
5030 [ # # ]: 0 : (frequency - lfrequency[ichain])) {
5031 : : /*
5032 : : * new best lower
5033 : : * frequency measurement
5034 : : */
5035 : 144 : lfrequency[ichain] = pfrequency;
5036 : 144 : lcorrection[ichain] =
5037 : : pcorrection;
5038 : 144 : ltemperature[ichain] =
5039 : : ptemperature;
5040 : 144 : lvoltage[ichain] = pvoltage;
5041 : 144 : lnf_cal[ichain] = pnf_cal;
5042 : 144 : lnf_pwr[ichain] = pnf_pwr;
5043 : : }
5044 : : }
5045 : : }
5046 : : }
5047 : : }
5048 : :
5049 : : /* interpolate */
5050 [ + + ]: 192 : for (ichain = 0; ichain < AR9300_MAX_CHAINS; ichain++) {
5051 [ - + ]: 144 : ath_dbg(common, EEPROM,
5052 : : "ch=%d f=%d low=%d %d h=%d %d n=%d %d p=%d %d\n",
5053 : : ichain, frequency, lfrequency[ichain],
5054 : : lcorrection[ichain], hfrequency[ichain],
5055 : : hcorrection[ichain], lnf_cal[ichain],
5056 : : hnf_cal[ichain], lnf_pwr[ichain],
5057 : : hnf_pwr[ichain]);
5058 : : /* they're the same, so just pick one */
5059 [ + - ]: 144 : if (hfrequency[ichain] == lfrequency[ichain]) {
5060 : 144 : correction[ichain] = lcorrection[ichain];
5061 : 144 : voltage[ichain] = lvoltage[ichain];
5062 : 144 : temperature[ichain] = ltemperature[ichain];
5063 : 144 : nf_cal[ichain] = lnf_cal[ichain];
5064 : 144 : nf_pwr[ichain] = lnf_pwr[ichain];
5065 : : }
5066 : : /* the low frequency is good */
5067 [ # # ]: 0 : else if (frequency - lfrequency[ichain] < 1000) {
5068 : : /* so is the high frequency, interpolate */
5069 [ # # ]: 0 : if (hfrequency[ichain] - frequency < 1000) {
5070 : :
5071 : 0 : correction[ichain] = interpolate(frequency,
5072 : : lfrequency[ichain],
5073 : : hfrequency[ichain],
5074 : : lcorrection[ichain],
5075 : : hcorrection[ichain]);
5076 : :
5077 : 0 : temperature[ichain] = interpolate(frequency,
5078 : : lfrequency[ichain],
5079 : : hfrequency[ichain],
5080 : : ltemperature[ichain],
5081 : : htemperature[ichain]);
5082 : :
5083 : 0 : voltage[ichain] = interpolate(frequency,
5084 : : lfrequency[ichain],
5085 : : hfrequency[ichain],
5086 : : lvoltage[ichain],
5087 : : hvoltage[ichain]);
5088 : :
5089 : 0 : nf_cal[ichain] = interpolate(frequency,
5090 : : lfrequency[ichain],
5091 : : hfrequency[ichain],
5092 : : lnf_cal[ichain],
5093 : : hnf_cal[ichain]);
5094 : :
5095 : 0 : nf_pwr[ichain] = interpolate(frequency,
5096 : : lfrequency[ichain],
5097 : : hfrequency[ichain],
5098 : : lnf_pwr[ichain],
5099 : : hnf_pwr[ichain]);
5100 : : }
5101 : : /* only low is good, use it */
5102 : : else {
5103 : 0 : correction[ichain] = lcorrection[ichain];
5104 : 0 : temperature[ichain] = ltemperature[ichain];
5105 : 0 : voltage[ichain] = lvoltage[ichain];
5106 : 0 : nf_cal[ichain] = lnf_cal[ichain];
5107 : 0 : nf_pwr[ichain] = lnf_pwr[ichain];
5108 : : }
5109 : : }
5110 : : /* only high is good, use it */
5111 [ # # ]: 0 : else if (hfrequency[ichain] - frequency < 1000) {
5112 : 0 : correction[ichain] = hcorrection[ichain];
5113 : 0 : temperature[ichain] = htemperature[ichain];
5114 : 0 : voltage[ichain] = hvoltage[ichain];
5115 : 0 : nf_cal[ichain] = hnf_cal[ichain];
5116 : 0 : nf_pwr[ichain] = hnf_pwr[ichain];
5117 : : } else { /* nothing is good, presume 0???? */
5118 : 0 : correction[ichain] = 0;
5119 : 0 : temperature[ichain] = 0;
5120 : 0 : voltage[ichain] = 0;
5121 : 0 : nf_cal[ichain] = 0;
5122 : 0 : nf_pwr[ichain] = 0;
5123 : : }
5124 : : }
5125 : :
5126 : 48 : ar9003_hw_power_control_override(ah, frequency, correction, voltage,
5127 : : temperature);
5128 : :
5129 [ - + ]: 48 : ath_dbg(common, EEPROM,
5130 : : "for frequency=%d, calibration correction = %d %d %d\n",
5131 : : frequency, correction[0], correction[1], correction[2]);
5132 : :
5133 : : /* Store calibrated noise floor values */
5134 [ + + ]: 192 : for (ichain = 0; ichain < AR5416_MAX_CHAINS; ichain++)
5135 [ - + ]: 144 : if (mode) {
5136 : 0 : ah->nf_5g.cal[ichain] = nf_cal[ichain];
5137 : 0 : ah->nf_5g.pwr[ichain] = nf_pwr[ichain];
5138 : : } else {
5139 : 144 : ah->nf_2g.cal[ichain] = nf_cal[ichain];
5140 : 144 : ah->nf_2g.pwr[ichain] = nf_pwr[ichain];
5141 : : }
5142 : :
5143 : 48 : return 0;
5144 : : }
5145 : :
5146 : 432 : static u16 ar9003_hw_get_direct_edge_power(struct ar9300_eeprom *eep,
5147 : : int idx,
5148 : : int edge,
5149 : : bool is2GHz)
5150 : : {
5151 : 432 : struct cal_ctl_data_2g *ctl_2g = eep->ctlPowerData_2G;
5152 : 432 : struct cal_ctl_data_5g *ctl_5g = eep->ctlPowerData_5G;
5153 : :
5154 : 432 : if (is2GHz)
5155 : 432 : return CTL_EDGE_TPOWER(ctl_2g[idx].ctlEdges[edge]);
5156 : : else
5157 : 0 : return CTL_EDGE_TPOWER(ctl_5g[idx].ctlEdges[edge]);
5158 : : }
5159 : :
5160 : 0 : static u16 ar9003_hw_get_indirect_edge_power(struct ar9300_eeprom *eep,
5161 : : int idx,
5162 : : unsigned int edge,
5163 : : u16 freq,
5164 : : bool is2GHz)
5165 : : {
5166 : 0 : struct cal_ctl_data_2g *ctl_2g = eep->ctlPowerData_2G;
5167 : 0 : struct cal_ctl_data_5g *ctl_5g = eep->ctlPowerData_5G;
5168 : :
5169 : 0 : u8 *ctl_freqbin = is2GHz ?
5170 [ # # ]: 0 : &eep->ctl_freqbin_2G[idx][0] :
5171 : : &eep->ctl_freqbin_5G[idx][0];
5172 : :
5173 [ # # ]: 0 : if (is2GHz) {
5174 [ # # # # ]: 0 : if (ath9k_hw_fbin2freq(ctl_freqbin[edge - 1], 1) < freq &&
5175 [ # # ]: 0 : CTL_EDGE_FLAGS(ctl_2g[idx].ctlEdges[edge - 1]))
5176 : 0 : return CTL_EDGE_TPOWER(ctl_2g[idx].ctlEdges[edge - 1]);
5177 : : } else {
5178 [ # # # # ]: 0 : if (ath9k_hw_fbin2freq(ctl_freqbin[edge - 1], 0) < freq &&
5179 [ # # ]: 0 : CTL_EDGE_FLAGS(ctl_5g[idx].ctlEdges[edge - 1]))
5180 : 0 : return CTL_EDGE_TPOWER(ctl_5g[idx].ctlEdges[edge - 1]);
5181 : : }
5182 : :
5183 : : return MAX_RATE_POWER;
5184 : : }
5185 : :
5186 : : /*
5187 : : * Find the maximum conformance test limit for the given channel and CTL info
5188 : : */
5189 : 432 : static u16 ar9003_hw_get_max_edge_power(struct ar9300_eeprom *eep,
5190 : : u16 freq, int idx, bool is2GHz)
5191 : : {
5192 : 432 : u16 twiceMaxEdgePower = MAX_RATE_POWER;
5193 : 432 : u8 *ctl_freqbin = is2GHz ?
5194 [ + - ]: 432 : &eep->ctl_freqbin_2G[idx][0] :
5195 : : &eep->ctl_freqbin_5G[idx][0];
5196 [ - + ]: 432 : u16 num_edges = is2GHz ?
5197 : : AR9300_NUM_BAND_EDGES_2G : AR9300_NUM_BAND_EDGES_5G;
5198 : 432 : unsigned int edge;
5199 : :
5200 : : /* Get the edge power */
5201 : 432 : for (edge = 0;
5202 [ + - + - ]: 432 : (edge < num_edges) && (ctl_freqbin[edge] != AR5416_BCHAN_UNUSED);
5203 : 0 : edge++) {
5204 : : /*
5205 : : * If there's an exact channel match or an inband flag set
5206 : : * on the lower channel use the given rdEdgePower
5207 : : */
5208 [ + - + - ]: 864 : if (freq == ath9k_hw_fbin2freq(ctl_freqbin[edge], is2GHz)) {
5209 : 432 : twiceMaxEdgePower =
5210 [ + - ]: 432 : ar9003_hw_get_direct_edge_power(eep, idx,
5211 : : edge, is2GHz);
5212 : : break;
5213 [ # # # # ]: 0 : } else if ((edge > 0) &&
5214 : : (freq < ath9k_hw_fbin2freq(ctl_freqbin[edge],
5215 : : is2GHz))) {
5216 : 0 : twiceMaxEdgePower =
5217 : 0 : ar9003_hw_get_indirect_edge_power(eep, idx,
5218 : : edge, freq,
5219 : : is2GHz);
5220 : : /*
5221 : : * Leave loop - no more affecting edges possible in
5222 : : * this monotonic increasing list
5223 : : */
5224 : 0 : break;
5225 : : }
5226 : : }
5227 : :
5228 [ + - - + ]: 432 : if (is2GHz && !twiceMaxEdgePower)
5229 : 0 : twiceMaxEdgePower = 60;
5230 : :
5231 : 432 : return twiceMaxEdgePower;
5232 : : }
5233 : :
5234 : 200 : static void ar9003_hw_set_power_per_rate_table(struct ath_hw *ah,
5235 : : struct ath9k_channel *chan,
5236 : : u8 *pPwrArray, u16 cfgCtl,
5237 : : u8 antenna_reduction,
5238 : : u16 powerLimit)
5239 : : {
5240 : 200 : struct ath_common *common = ath9k_hw_common(ah);
5241 : 200 : struct ar9300_eeprom *pEepData = &ah->eeprom.ar9300_eep;
5242 : 200 : u16 twiceMaxEdgePower;
5243 : 200 : int i;
5244 : 200 : u16 scaledPower = 0, minCtlPower;
5245 : 200 : static const u16 ctlModesFor11a[] = {
5246 : : CTL_11A, CTL_5GHT20, CTL_11A_EXT, CTL_5GHT40
5247 : : };
5248 : 200 : static const u16 ctlModesFor11g[] = {
5249 : : CTL_11B, CTL_11G, CTL_2GHT20, CTL_11B_EXT,
5250 : : CTL_11G_EXT, CTL_2GHT40
5251 : : };
5252 : 200 : u16 numCtlModes;
5253 : 200 : const u16 *pCtlMode;
5254 : 200 : u16 ctlMode, freq;
5255 : 200 : struct chan_centers centers;
5256 : 200 : u8 *ctlIndex;
5257 : 200 : u8 ctlNum;
5258 : 200 : u16 twiceMinEdgePower;
5259 : 200 : bool is2ghz = IS_CHAN_2GHZ(chan);
5260 : :
5261 : 200 : ath9k_hw_get_channel_centers(ah, chan, ¢ers);
5262 : 200 : scaledPower = ath9k_hw_get_scaled_power(ah, powerLimit,
5263 : : antenna_reduction);
5264 : :
5265 [ + + ]: 200 : if (is2ghz) {
5266 : : /* Setup for CTL modes */
5267 : : /* CTL_11B, CTL_11G, CTL_2GHT20 */
5268 : 104 : numCtlModes =
5269 : : ARRAY_SIZE(ctlModesFor11g) -
5270 : : SUB_NUM_CTL_MODES_AT_2G_40;
5271 : 104 : pCtlMode = ctlModesFor11g;
5272 [ - + ]: 104 : if (IS_CHAN_HT40(chan))
5273 : : /* All 2G CTL's */
5274 : 0 : numCtlModes = ARRAY_SIZE(ctlModesFor11g);
5275 : : } else {
5276 : : /* Setup for CTL modes */
5277 : : /* CTL_11A, CTL_5GHT20 */
5278 : 96 : numCtlModes = ARRAY_SIZE(ctlModesFor11a) -
5279 : : SUB_NUM_CTL_MODES_AT_5G_40;
5280 : 96 : pCtlMode = ctlModesFor11a;
5281 [ - + ]: 96 : if (IS_CHAN_HT40(chan))
5282 : : /* All 5G CTL's */
5283 : 0 : numCtlModes = ARRAY_SIZE(ctlModesFor11a);
5284 : : }
5285 : :
5286 : : /*
5287 : : * For MIMO, need to apply regulatory caps individually across
5288 : : * dynamically running modes: CCK, OFDM, HT20, HT40
5289 : : *
5290 : : * The outer loop walks through each possible applicable runtime mode.
5291 : : * The inner loop walks through each ctlIndex entry in EEPROM.
5292 : : * The ctl value is encoded as [7:4] == test group, [3:0] == test mode.
5293 : : */
5294 [ + + ]: 704 : for (ctlMode = 0; ctlMode < numCtlModes; ctlMode++) {
5295 : 504 : bool isHt40CtlMode = (pCtlMode[ctlMode] == CTL_5GHT40) ||
5296 : : (pCtlMode[ctlMode] == CTL_2GHT40);
5297 [ - + ]: 504 : if (isHt40CtlMode)
5298 : 0 : freq = centers.synth_center;
5299 [ - + ]: 504 : else if (pCtlMode[ctlMode] & EXT_ADDITIVE)
5300 : 0 : freq = centers.ext_center;
5301 : : else
5302 : 504 : freq = centers.ctl_center;
5303 : :
5304 [ - + ]: 504 : ath_dbg(common, REGULATORY,
5305 : : "LOOP-Mode ctlMode %d < %d, isHt40CtlMode %d, EXT_ADDITIVE %d\n",
5306 : : ctlMode, numCtlModes, isHt40CtlMode,
5307 : : (pCtlMode[ctlMode] & EXT_ADDITIVE));
5308 : :
5309 : : /* walk through each CTL index stored in EEPROM */
5310 [ + + ]: 504 : if (is2ghz) {
5311 : 312 : ctlIndex = pEepData->ctlIndex_2G;
5312 : 312 : ctlNum = AR9300_NUM_CTLS_2G;
5313 : : } else {
5314 : 192 : ctlIndex = pEepData->ctlIndex_5G;
5315 : 192 : ctlNum = AR9300_NUM_CTLS_5G;
5316 : : }
5317 : :
5318 : 504 : twiceMaxEdgePower = MAX_RATE_POWER;
5319 [ + + + - ]: 5976 : for (i = 0; (i < ctlNum) && ctlIndex[i]; i++) {
5320 [ - + ]: 5472 : ath_dbg(common, REGULATORY,
5321 : : "LOOP-Ctlidx %d: cfgCtl 0x%2.2x pCtlMode 0x%2.2x ctlIndex 0x%2.2x chan %d\n",
5322 : : i, cfgCtl, pCtlMode[ctlMode], ctlIndex[i],
5323 : : chan->channel);
5324 : :
5325 : : /*
5326 : : * compare test group from regulatory
5327 : : * channel list with test mode from pCtlMode
5328 : : * list
5329 : : */
5330 : 5472 : if ((((cfgCtl & ~CTL_MODE_M) |
5331 : 5472 : (pCtlMode[ctlMode] & CTL_MODE_M)) ==
5332 [ + - ]: 5472 : ctlIndex[i]) ||
5333 : : (((cfgCtl & ~CTL_MODE_M) |
5334 : : (pCtlMode[ctlMode] & CTL_MODE_M)) ==
5335 [ + + ]: 5472 : ((ctlIndex[i] & CTL_MODE_M) |
5336 : : SD_NO_CTL))) {
5337 : 432 : twiceMinEdgePower =
5338 : 432 : ar9003_hw_get_max_edge_power(pEepData,
5339 : : freq, i,
5340 : : is2ghz);
5341 : :
5342 [ + - ]: 432 : if ((cfgCtl & ~CTL_MODE_M) == SD_NO_CTL)
5343 : : /*
5344 : : * Find the minimum of all CTL
5345 : : * edge powers that apply to
5346 : : * this channel
5347 : : */
5348 : 432 : twiceMaxEdgePower =
5349 : 432 : min(twiceMaxEdgePower,
5350 : : twiceMinEdgePower);
5351 : : else {
5352 : : /* specific */
5353 : : twiceMaxEdgePower = twiceMinEdgePower;
5354 : : break;
5355 : : }
5356 : : }
5357 : : }
5358 : :
5359 : 504 : minCtlPower = (u8)min(twiceMaxEdgePower, scaledPower);
5360 : :
5361 [ - + ]: 504 : ath_dbg(common, REGULATORY,
5362 : : "SEL-Min ctlMode %d pCtlMode %d 2xMaxEdge %d sP %d minCtlPwr %d\n",
5363 : : ctlMode, pCtlMode[ctlMode], twiceMaxEdgePower,
5364 : : scaledPower, minCtlPower);
5365 : :
5366 : : /* Apply ctl mode to correct target power set */
5367 [ + + + - : 504 : switch (pCtlMode[ctlMode]) {
- ]
5368 : : case CTL_11B:
5369 : 520 : for (i = ALL_TARGET_LEGACY_1L_5L;
5370 [ + + ]: 520 : i <= ALL_TARGET_LEGACY_11S; i++)
5371 : 416 : pPwrArray[i] = (u8)min((u16)pPwrArray[i],
5372 : : minCtlPower);
5373 : : break;
5374 : : case CTL_11A:
5375 : : case CTL_11G:
5376 : 1000 : for (i = ALL_TARGET_LEGACY_6_24;
5377 [ + + ]: 1000 : i <= ALL_TARGET_LEGACY_54; i++)
5378 : 800 : pPwrArray[i] = (u8)min((u16)pPwrArray[i],
5379 : : minCtlPower);
5380 : : break;
5381 : : case CTL_5GHT20:
5382 : : case CTL_2GHT20:
5383 : 3000 : for (i = ALL_TARGET_HT20_0_8_16;
5384 [ + + ]: 3000 : i <= ALL_TARGET_HT20_23; i++) {
5385 : 2800 : pPwrArray[i] = (u8)min((u16)pPwrArray[i],
5386 : : minCtlPower);
5387 [ - + - + ]: 5600 : if (ath9k_hw_mci_is_enabled(ah))
5388 : 0 : pPwrArray[i] =
5389 : 0 : (u8)min((u16)pPwrArray[i],
5390 : : ar9003_mci_get_max_txpower(ah,
5391 : : pCtlMode[ctlMode]));
5392 : : }
5393 : : break;
5394 : : case CTL_5GHT40:
5395 : : case CTL_2GHT40:
5396 : 0 : for (i = ALL_TARGET_HT40_0_8_16;
5397 [ # # ]: 0 : i <= ALL_TARGET_HT40_23; i++) {
5398 : 0 : pPwrArray[i] = (u8)min((u16)pPwrArray[i],
5399 : : minCtlPower);
5400 [ # # # # ]: 0 : if (ath9k_hw_mci_is_enabled(ah))
5401 : 0 : pPwrArray[i] =
5402 : 0 : (u8)min((u16)pPwrArray[i],
5403 : : ar9003_mci_get_max_txpower(ah,
5404 : : pCtlMode[ctlMode]));
5405 : : }
5406 : : break;
5407 : : default:
5408 : : break;
5409 : : }
5410 : : } /* end ctl mode checking */
5411 : 200 : }
5412 : :
5413 : 0 : static inline u8 mcsidx_to_tgtpwridx(unsigned int mcs_idx, u8 base_pwridx)
5414 : : {
5415 : 0 : u8 mod_idx = mcs_idx % 8;
5416 : :
5417 : 0 : if (mod_idx <= 3)
5418 [ # # ]: 0 : return mod_idx ? (base_pwridx + 1) : base_pwridx;
5419 : : else
5420 : 0 : return base_pwridx + 4 * (mcs_idx / 8) + mod_idx - 2;
5421 : : }
5422 : :
5423 : : static void ar9003_paprd_set_txpower(struct ath_hw *ah,
5424 : : struct ath9k_channel *chan,
5425 : : u8 *targetPowerValT2)
5426 : : {
5427 : : int i;
5428 : :
5429 : : if (!ar9003_is_paprd_enabled(ah))
5430 : : return;
5431 : :
5432 : : if (IS_CHAN_HT40(chan))
5433 : : i = ALL_TARGET_HT40_7;
5434 : : else
5435 : : i = ALL_TARGET_HT20_7;
5436 : :
5437 : : if (IS_CHAN_2GHZ(chan)) {
5438 : : if (!AR_SREV_9330(ah) && !AR_SREV_9340(ah) &&
5439 : : !AR_SREV_9462(ah) && !AR_SREV_9565(ah)) {
5440 : : if (IS_CHAN_HT40(chan))
5441 : : i = ALL_TARGET_HT40_0_8_16;
5442 : : else
5443 : : i = ALL_TARGET_HT20_0_8_16;
5444 : : }
5445 : : }
5446 : :
5447 : : ah->paprd_target_power = targetPowerValT2[i];
5448 : : }
5449 : :
5450 : 200 : static void ath9k_hw_ar9300_set_txpower(struct ath_hw *ah,
5451 : : struct ath9k_channel *chan, u16 cfgCtl,
5452 : : u8 twiceAntennaReduction,
5453 : : u8 powerLimit, bool test)
5454 : : {
5455 : 200 : struct ath_regulatory *regulatory = ath9k_hw_regulatory(ah);
5456 : 200 : struct ath_common *common = ath9k_hw_common(ah);
5457 : 200 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
5458 : 200 : struct ar9300_modal_eep_header *modal_hdr;
5459 : 200 : u8 targetPowerValT2[ar9300RateSize];
5460 : 200 : u8 target_power_val_t2_eep[ar9300RateSize];
5461 : 200 : u8 targetPowerValT2_tpc[ar9300RateSize];
5462 : 200 : unsigned int i = 0, paprd_scale_factor = 0;
5463 : 200 : u8 pwr_idx, min_pwridx = 0;
5464 : :
5465 : 200 : memset(targetPowerValT2, 0 , sizeof(targetPowerValT2));
5466 : :
5467 : : /*
5468 : : * Get target powers from EEPROM - our baseline for TX Power
5469 : : */
5470 : 200 : ar9003_hw_get_target_power_eeprom(ah, chan, targetPowerValT2);
5471 : :
5472 [ - + ]: 200 : if (ar9003_is_paprd_enabled(ah)) {
5473 [ # # ]: 0 : if (IS_CHAN_2GHZ(chan))
5474 : 0 : modal_hdr = &eep->modalHeader2G;
5475 : : else
5476 : 0 : modal_hdr = &eep->modalHeader5G;
5477 : :
5478 : 0 : ah->paprd_ratemask =
5479 : 0 : le32_to_cpu(modal_hdr->papdRateMaskHt20) &
5480 : : AR9300_PAPRD_RATE_MASK;
5481 : :
5482 : 0 : ah->paprd_ratemask_ht40 =
5483 : 0 : le32_to_cpu(modal_hdr->papdRateMaskHt40) &
5484 : : AR9300_PAPRD_RATE_MASK;
5485 : :
5486 : 0 : paprd_scale_factor = ar9003_get_paprd_scale_factor(ah, chan);
5487 [ # # ]: 0 : min_pwridx = IS_CHAN_HT40(chan) ? ALL_TARGET_HT40_0_8_16 :
5488 : : ALL_TARGET_HT20_0_8_16;
5489 : :
5490 [ # # ]: 0 : if (!ah->paprd_table_write_done) {
5491 : 0 : memcpy(target_power_val_t2_eep, targetPowerValT2,
5492 : : sizeof(targetPowerValT2));
5493 [ # # ]: 0 : for (i = 0; i < 24; i++) {
5494 [ # # ]: 0 : pwr_idx = mcsidx_to_tgtpwridx(i, min_pwridx);
5495 [ # # ]: 0 : if (ah->paprd_ratemask & (1 << i)) {
5496 [ # # ]: 0 : if (targetPowerValT2[pwr_idx] &&
5497 : : targetPowerValT2[pwr_idx] ==
5498 [ # # ]: 0 : target_power_val_t2_eep[pwr_idx])
5499 : 0 : targetPowerValT2[pwr_idx] -=
5500 : : paprd_scale_factor;
5501 : : }
5502 : : }
5503 : : }
5504 : 0 : memcpy(target_power_val_t2_eep, targetPowerValT2,
5505 : : sizeof(targetPowerValT2));
5506 : : }
5507 : :
5508 : 200 : ar9003_hw_set_power_per_rate_table(ah, chan,
5509 : : targetPowerValT2, cfgCtl,
5510 : : twiceAntennaReduction,
5511 : : powerLimit);
5512 : :
5513 : 200 : memcpy(targetPowerValT2_tpc, targetPowerValT2,
5514 : : sizeof(targetPowerValT2));
5515 : :
5516 [ - + ]: 200 : if (ar9003_is_paprd_enabled(ah)) {
5517 [ # # ]: 0 : for (i = 0; i < ar9300RateSize; i++) {
5518 [ # # ]: 0 : if ((ah->paprd_ratemask & (1 << i)) &&
5519 [ # # ]: 0 : (abs(targetPowerValT2[i] -
5520 : : target_power_val_t2_eep[i]) >
5521 : : paprd_scale_factor)) {
5522 : 0 : ah->paprd_ratemask &= ~(1 << i);
5523 [ # # ]: 0 : ath_dbg(common, EEPROM,
5524 : : "paprd disabled for mcs %d\n", i);
5525 : : }
5526 : : }
5527 : : }
5528 : :
5529 : 200 : regulatory->max_power_level = 0;
5530 [ + + ]: 7400 : for (i = 0; i < ar9300RateSize; i++) {
5531 [ + + ]: 7200 : if (targetPowerValT2[i] > regulatory->max_power_level)
5532 : 232 : regulatory->max_power_level = targetPowerValT2[i];
5533 : : }
5534 : :
5535 : 200 : ath9k_hw_update_regulatory_maxpower(ah);
5536 : :
5537 [ + + ]: 200 : if (test)
5538 : 152 : return;
5539 : :
5540 [ + + ]: 1776 : for (i = 0; i < ar9300RateSize; i++) {
5541 [ - + ]: 1728 : ath_dbg(common, REGULATORY, "TPC[%02d] 0x%08x\n",
5542 : : i, targetPowerValT2[i]);
5543 : : }
5544 : :
5545 : : /* Write target power array to registers */
5546 : 48 : ar9003_hw_tx_power_regwrite(ah, targetPowerValT2);
5547 : 48 : ar9003_hw_calibration_apply(ah, chan->channel);
5548 : 48 : ar9003_paprd_set_txpower(ah, chan, targetPowerValT2);
5549 : :
5550 : 48 : ar9003_hw_selfgen_tpc_txpower(ah, chan, targetPowerValT2);
5551 : :
5552 : : /* TPC initializations */
5553 [ - + ]: 48 : if (ah->tpc_enabled) {
5554 : 0 : u32 val;
5555 : :
5556 : 0 : ar9003_hw_init_rate_txpower(ah, targetPowerValT2_tpc, chan);
5557 : :
5558 : : /* Enable TPC */
5559 : 0 : REG_WRITE(ah, AR_PHY_PWRTX_MAX,
5560 : : AR_PHY_POWER_TX_RATE_MAX_TPC_ENABLE);
5561 : : /* Disable per chain power reduction */
5562 : 0 : val = REG_READ(ah, AR_PHY_POWER_TX_SUB);
5563 [ # # ]: 0 : if (AR_SREV_9340(ah))
5564 : 0 : REG_WRITE(ah, AR_PHY_POWER_TX_SUB,
5565 : : val & 0xFFFFFFC0);
5566 : : else
5567 : 0 : REG_WRITE(ah, AR_PHY_POWER_TX_SUB,
5568 : : val & 0xFFFFF000);
5569 : : } else {
5570 : : /* Disable TPC */
5571 : 48 : REG_WRITE(ah, AR_PHY_PWRTX_MAX, 0);
5572 : : }
5573 : : }
5574 : :
5575 : 0 : static u16 ath9k_hw_ar9300_get_spur_channel(struct ath_hw *ah,
5576 : : u16 i, bool is2GHz)
5577 : : {
5578 : 0 : return AR_NO_SPUR;
5579 : : }
5580 : :
5581 : 4 : s32 ar9003_hw_get_tx_gain_idx(struct ath_hw *ah)
5582 : : {
5583 : 4 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
5584 : :
5585 : 4 : return (eep->baseEepHeader.txrxgain >> 4) & 0xf; /* bits 7:4 */
5586 : : }
5587 : :
5588 : 48 : s32 ar9003_hw_get_rx_gain_idx(struct ath_hw *ah)
5589 : : {
5590 : 48 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
5591 : :
5592 [ # # # # ]: 0 : return (eep->baseEepHeader.txrxgain) & 0xf; /* bits 3:0 */
5593 : : }
5594 : :
5595 : 40 : u8 *ar9003_get_spur_chan_ptr(struct ath_hw *ah, bool is2ghz)
5596 : : {
5597 [ + - ]: 40 : return ar9003_modal_header(ah, is2ghz)->spurChans;
5598 : : }
5599 : :
5600 : 0 : unsigned int ar9003_get_paprd_scale_factor(struct ath_hw *ah,
5601 : : struct ath9k_channel *chan)
5602 : : {
5603 : 0 : struct ar9300_eeprom *eep = &ah->eeprom.ar9300_eep;
5604 : :
5605 [ # # # # ]: 0 : if (IS_CHAN_2GHZ(chan))
5606 : 0 : return MS(le32_to_cpu(eep->modalHeader2G.papdRateMaskHt20),
5607 : : AR9300_PAPRD_SCALE_1);
5608 : : else {
5609 [ # # # # ]: 0 : if (chan->channel >= 5700)
5610 : 0 : return MS(le32_to_cpu(eep->modalHeader5G.papdRateMaskHt20),
5611 : : AR9300_PAPRD_SCALE_1);
5612 [ # # # # ]: 0 : else if (chan->channel >= 5400)
5613 : 0 : return MS(le32_to_cpu(eep->modalHeader5G.papdRateMaskHt40),
5614 : : AR9300_PAPRD_SCALE_2);
5615 : : else
5616 : 0 : return MS(le32_to_cpu(eep->modalHeader5G.papdRateMaskHt40),
5617 : : AR9300_PAPRD_SCALE_1);
5618 : : }
5619 : : }
5620 : :
5621 : 0 : static u8 ar9003_get_eepmisc(struct ath_hw *ah)
5622 : : {
5623 : 0 : return ah->eeprom.map4k.baseEepHeader.eepMisc;
5624 : : }
5625 : :
5626 : : const struct eeprom_ops eep_ar9300_ops = {
5627 : : .check_eeprom = ath9k_hw_ar9300_check_eeprom,
5628 : : .get_eeprom = ath9k_hw_ar9300_get_eeprom,
5629 : : .fill_eeprom = ath9k_hw_ar9300_fill_eeprom,
5630 : : .dump_eeprom = ath9k_hw_ar9003_dump_eeprom,
5631 : : .get_eeprom_ver = ath9k_hw_ar9300_get_eeprom_ver,
5632 : : .get_eeprom_rev = ath9k_hw_ar9300_get_eeprom_rev,
5633 : : .set_board_values = ath9k_hw_ar9300_set_board_values,
5634 : : .set_addac = ath9k_hw_ar9300_set_addac,
5635 : : .set_txpower = ath9k_hw_ar9300_set_txpower,
5636 : : .get_spur_channel = ath9k_hw_ar9300_get_spur_channel,
5637 : : .get_eepmisc = ar9003_get_eepmisc
5638 : : };
|
