Branch data Line data Source code
1 : : // SPDX-License-Identifier: GPL-2.0-or-later
2 : : /*
3 : : * ahci.c - AHCI SATA support
4 : : *
5 : : * Maintained by: Tejun Heo <tj@kernel.org>
6 : : * Please ALWAYS copy linux-ide@vger.kernel.org
7 : : * on emails.
8 : : *
9 : : * Copyright 2004-2005 Red Hat, Inc.
10 : : *
11 : : * libata documentation is available via 'make {ps|pdf}docs',
12 : : * as Documentation/driver-api/libata.rst
13 : : *
14 : : * AHCI hardware documentation:
15 : : * http://www.intel.com/technology/serialata/pdf/rev1_0.pdf
16 : : * http://www.intel.com/technology/serialata/pdf/rev1_1.pdf
17 : : */
18 : :
19 : : #include <linux/kernel.h>
20 : : #include <linux/module.h>
21 : : #include <linux/pci.h>
22 : : #include <linux/blkdev.h>
23 : : #include <linux/delay.h>
24 : : #include <linux/interrupt.h>
25 : : #include <linux/dma-mapping.h>
26 : : #include <linux/device.h>
27 : : #include <linux/dmi.h>
28 : : #include <linux/gfp.h>
29 : : #include <linux/msi.h>
30 : : #include <scsi/scsi_host.h>
31 : : #include <scsi/scsi_cmnd.h>
32 : : #include <linux/libata.h>
33 : : #include <linux/ahci-remap.h>
34 : : #include <linux/io-64-nonatomic-lo-hi.h>
35 : : #include "ahci.h"
36 : :
37 : : #define DRV_NAME "ahci"
38 : : #define DRV_VERSION "3.0"
39 : :
40 : : enum {
41 : : AHCI_PCI_BAR_STA2X11 = 0,
42 : : AHCI_PCI_BAR_CAVIUM = 0,
43 : : AHCI_PCI_BAR_ENMOTUS = 2,
44 : : AHCI_PCI_BAR_CAVIUM_GEN5 = 4,
45 : : AHCI_PCI_BAR_STANDARD = 5,
46 : : };
47 : :
48 : : enum board_ids {
49 : : /* board IDs by feature in alphabetical order */
50 : : board_ahci,
51 : : board_ahci_ign_iferr,
52 : : board_ahci_mobile,
53 : : board_ahci_nomsi,
54 : : board_ahci_noncq,
55 : : board_ahci_nosntf,
56 : : board_ahci_yes_fbs,
57 : :
58 : : /* board IDs for specific chipsets in alphabetical order */
59 : : board_ahci_al,
60 : : board_ahci_avn,
61 : : board_ahci_mcp65,
62 : : board_ahci_mcp77,
63 : : board_ahci_mcp89,
64 : : board_ahci_mv,
65 : : board_ahci_sb600,
66 : : board_ahci_sb700, /* for SB700 and SB800 */
67 : : board_ahci_vt8251,
68 : :
69 : : /*
70 : : * board IDs for Intel chipsets that support more than 6 ports
71 : : * *and* end up needing the PCS quirk.
72 : : */
73 : : board_ahci_pcs7,
74 : :
75 : : /* aliases */
76 : : board_ahci_mcp_linux = board_ahci_mcp65,
77 : : board_ahci_mcp67 = board_ahci_mcp65,
78 : : board_ahci_mcp73 = board_ahci_mcp65,
79 : : board_ahci_mcp79 = board_ahci_mcp77,
80 : : };
81 : :
82 : : static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
83 : : static void ahci_remove_one(struct pci_dev *dev);
84 : : static void ahci_shutdown_one(struct pci_dev *dev);
85 : : static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
86 : : unsigned long deadline);
87 : : static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
88 : : unsigned long deadline);
89 : : static void ahci_mcp89_apple_enable(struct pci_dev *pdev);
90 : : static bool is_mcp89_apple(struct pci_dev *pdev);
91 : : static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
92 : : unsigned long deadline);
93 : : #ifdef CONFIG_PM
94 : : static int ahci_pci_device_runtime_suspend(struct device *dev);
95 : : static int ahci_pci_device_runtime_resume(struct device *dev);
96 : : #ifdef CONFIG_PM_SLEEP
97 : : static int ahci_pci_device_suspend(struct device *dev);
98 : : static int ahci_pci_device_resume(struct device *dev);
99 : : #endif
100 : : #endif /* CONFIG_PM */
101 : :
102 : : static struct scsi_host_template ahci_sht = {
103 : : AHCI_SHT("ahci"),
104 : : };
105 : :
106 : : static struct ata_port_operations ahci_vt8251_ops = {
107 : : .inherits = &ahci_ops,
108 : : .hardreset = ahci_vt8251_hardreset,
109 : : };
110 : :
111 : : static struct ata_port_operations ahci_p5wdh_ops = {
112 : : .inherits = &ahci_ops,
113 : : .hardreset = ahci_p5wdh_hardreset,
114 : : };
115 : :
116 : : static struct ata_port_operations ahci_avn_ops = {
117 : : .inherits = &ahci_ops,
118 : : .hardreset = ahci_avn_hardreset,
119 : : };
120 : :
121 : : static const struct ata_port_info ahci_port_info[] = {
122 : : /* by features */
123 : : [board_ahci] = {
124 : : .flags = AHCI_FLAG_COMMON,
125 : : .pio_mask = ATA_PIO4,
126 : : .udma_mask = ATA_UDMA6,
127 : : .port_ops = &ahci_ops,
128 : : },
129 : : [board_ahci_ign_iferr] = {
130 : : AHCI_HFLAGS (AHCI_HFLAG_IGN_IRQ_IF_ERR),
131 : : .flags = AHCI_FLAG_COMMON,
132 : : .pio_mask = ATA_PIO4,
133 : : .udma_mask = ATA_UDMA6,
134 : : .port_ops = &ahci_ops,
135 : : },
136 : : [board_ahci_mobile] = {
137 : : AHCI_HFLAGS (AHCI_HFLAG_IS_MOBILE),
138 : : .flags = AHCI_FLAG_COMMON,
139 : : .pio_mask = ATA_PIO4,
140 : : .udma_mask = ATA_UDMA6,
141 : : .port_ops = &ahci_ops,
142 : : },
143 : : [board_ahci_nomsi] = {
144 : : AHCI_HFLAGS (AHCI_HFLAG_NO_MSI),
145 : : .flags = AHCI_FLAG_COMMON,
146 : : .pio_mask = ATA_PIO4,
147 : : .udma_mask = ATA_UDMA6,
148 : : .port_ops = &ahci_ops,
149 : : },
150 : : [board_ahci_noncq] = {
151 : : AHCI_HFLAGS (AHCI_HFLAG_NO_NCQ),
152 : : .flags = AHCI_FLAG_COMMON,
153 : : .pio_mask = ATA_PIO4,
154 : : .udma_mask = ATA_UDMA6,
155 : : .port_ops = &ahci_ops,
156 : : },
157 : : [board_ahci_nosntf] = {
158 : : AHCI_HFLAGS (AHCI_HFLAG_NO_SNTF),
159 : : .flags = AHCI_FLAG_COMMON,
160 : : .pio_mask = ATA_PIO4,
161 : : .udma_mask = ATA_UDMA6,
162 : : .port_ops = &ahci_ops,
163 : : },
164 : : [board_ahci_yes_fbs] = {
165 : : AHCI_HFLAGS (AHCI_HFLAG_YES_FBS),
166 : : .flags = AHCI_FLAG_COMMON,
167 : : .pio_mask = ATA_PIO4,
168 : : .udma_mask = ATA_UDMA6,
169 : : .port_ops = &ahci_ops,
170 : : },
171 : : /* by chipsets */
172 : : [board_ahci_al] = {
173 : : AHCI_HFLAGS (AHCI_HFLAG_NO_PMP | AHCI_HFLAG_NO_MSI),
174 : : .flags = AHCI_FLAG_COMMON,
175 : : .pio_mask = ATA_PIO4,
176 : : .udma_mask = ATA_UDMA6,
177 : : .port_ops = &ahci_ops,
178 : : },
179 : : [board_ahci_avn] = {
180 : : .flags = AHCI_FLAG_COMMON,
181 : : .pio_mask = ATA_PIO4,
182 : : .udma_mask = ATA_UDMA6,
183 : : .port_ops = &ahci_avn_ops,
184 : : },
185 : : [board_ahci_mcp65] = {
186 : : AHCI_HFLAGS (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP |
187 : : AHCI_HFLAG_YES_NCQ),
188 : : .flags = AHCI_FLAG_COMMON | ATA_FLAG_NO_DIPM,
189 : : .pio_mask = ATA_PIO4,
190 : : .udma_mask = ATA_UDMA6,
191 : : .port_ops = &ahci_ops,
192 : : },
193 : : [board_ahci_mcp77] = {
194 : : AHCI_HFLAGS (AHCI_HFLAG_NO_FPDMA_AA | AHCI_HFLAG_NO_PMP),
195 : : .flags = AHCI_FLAG_COMMON,
196 : : .pio_mask = ATA_PIO4,
197 : : .udma_mask = ATA_UDMA6,
198 : : .port_ops = &ahci_ops,
199 : : },
200 : : [board_ahci_mcp89] = {
201 : : AHCI_HFLAGS (AHCI_HFLAG_NO_FPDMA_AA),
202 : : .flags = AHCI_FLAG_COMMON,
203 : : .pio_mask = ATA_PIO4,
204 : : .udma_mask = ATA_UDMA6,
205 : : .port_ops = &ahci_ops,
206 : : },
207 : : [board_ahci_mv] = {
208 : : AHCI_HFLAGS (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_MSI |
209 : : AHCI_HFLAG_MV_PATA | AHCI_HFLAG_NO_PMP),
210 : : .flags = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
211 : : .pio_mask = ATA_PIO4,
212 : : .udma_mask = ATA_UDMA6,
213 : : .port_ops = &ahci_ops,
214 : : },
215 : : [board_ahci_sb600] = {
216 : : AHCI_HFLAGS (AHCI_HFLAG_IGN_SERR_INTERNAL |
217 : : AHCI_HFLAG_NO_MSI | AHCI_HFLAG_SECT255 |
218 : : AHCI_HFLAG_32BIT_ONLY),
219 : : .flags = AHCI_FLAG_COMMON,
220 : : .pio_mask = ATA_PIO4,
221 : : .udma_mask = ATA_UDMA6,
222 : : .port_ops = &ahci_pmp_retry_srst_ops,
223 : : },
224 : : [board_ahci_sb700] = { /* for SB700 and SB800 */
225 : : AHCI_HFLAGS (AHCI_HFLAG_IGN_SERR_INTERNAL),
226 : : .flags = AHCI_FLAG_COMMON,
227 : : .pio_mask = ATA_PIO4,
228 : : .udma_mask = ATA_UDMA6,
229 : : .port_ops = &ahci_pmp_retry_srst_ops,
230 : : },
231 : : [board_ahci_vt8251] = {
232 : : AHCI_HFLAGS (AHCI_HFLAG_NO_NCQ | AHCI_HFLAG_NO_PMP),
233 : : .flags = AHCI_FLAG_COMMON,
234 : : .pio_mask = ATA_PIO4,
235 : : .udma_mask = ATA_UDMA6,
236 : : .port_ops = &ahci_vt8251_ops,
237 : : },
238 : : [board_ahci_pcs7] = {
239 : : .flags = AHCI_FLAG_COMMON,
240 : : .pio_mask = ATA_PIO4,
241 : : .udma_mask = ATA_UDMA6,
242 : : .port_ops = &ahci_ops,
243 : : },
244 : : };
245 : :
246 : : static const struct pci_device_id ahci_pci_tbl[] = {
247 : : /* Intel */
248 : : { PCI_VDEVICE(INTEL, 0x2652), board_ahci }, /* ICH6 */
249 : : { PCI_VDEVICE(INTEL, 0x2653), board_ahci }, /* ICH6M */
250 : : { PCI_VDEVICE(INTEL, 0x27c1), board_ahci }, /* ICH7 */
251 : : { PCI_VDEVICE(INTEL, 0x27c5), board_ahci }, /* ICH7M */
252 : : { PCI_VDEVICE(INTEL, 0x27c3), board_ahci }, /* ICH7R */
253 : : { PCI_VDEVICE(AL, 0x5288), board_ahci_ign_iferr }, /* ULi M5288 */
254 : : { PCI_VDEVICE(INTEL, 0x2681), board_ahci }, /* ESB2 */
255 : : { PCI_VDEVICE(INTEL, 0x2682), board_ahci }, /* ESB2 */
256 : : { PCI_VDEVICE(INTEL, 0x2683), board_ahci }, /* ESB2 */
257 : : { PCI_VDEVICE(INTEL, 0x27c6), board_ahci }, /* ICH7-M DH */
258 : : { PCI_VDEVICE(INTEL, 0x2821), board_ahci }, /* ICH8 */
259 : : { PCI_VDEVICE(INTEL, 0x2822), board_ahci_nosntf }, /* ICH8 */
260 : : { PCI_VDEVICE(INTEL, 0x2824), board_ahci }, /* ICH8 */
261 : : { PCI_VDEVICE(INTEL, 0x2829), board_ahci }, /* ICH8M */
262 : : { PCI_VDEVICE(INTEL, 0x282a), board_ahci }, /* ICH8M */
263 : : { PCI_VDEVICE(INTEL, 0x2922), board_ahci }, /* ICH9 */
264 : : { PCI_VDEVICE(INTEL, 0x2923), board_ahci }, /* ICH9 */
265 : : { PCI_VDEVICE(INTEL, 0x2924), board_ahci }, /* ICH9 */
266 : : { PCI_VDEVICE(INTEL, 0x2925), board_ahci }, /* ICH9 */
267 : : { PCI_VDEVICE(INTEL, 0x2927), board_ahci }, /* ICH9 */
268 : : { PCI_VDEVICE(INTEL, 0x2929), board_ahci_mobile }, /* ICH9M */
269 : : { PCI_VDEVICE(INTEL, 0x292a), board_ahci_mobile }, /* ICH9M */
270 : : { PCI_VDEVICE(INTEL, 0x292b), board_ahci_mobile }, /* ICH9M */
271 : : { PCI_VDEVICE(INTEL, 0x292c), board_ahci_mobile }, /* ICH9M */
272 : : { PCI_VDEVICE(INTEL, 0x292f), board_ahci_mobile }, /* ICH9M */
273 : : { PCI_VDEVICE(INTEL, 0x294d), board_ahci }, /* ICH9 */
274 : : { PCI_VDEVICE(INTEL, 0x294e), board_ahci_mobile }, /* ICH9M */
275 : : { PCI_VDEVICE(INTEL, 0x502a), board_ahci }, /* Tolapai */
276 : : { PCI_VDEVICE(INTEL, 0x502b), board_ahci }, /* Tolapai */
277 : : { PCI_VDEVICE(INTEL, 0x3a05), board_ahci }, /* ICH10 */
278 : : { PCI_VDEVICE(INTEL, 0x3a22), board_ahci }, /* ICH10 */
279 : : { PCI_VDEVICE(INTEL, 0x3a25), board_ahci }, /* ICH10 */
280 : : { PCI_VDEVICE(INTEL, 0x3b22), board_ahci }, /* PCH AHCI */
281 : : { PCI_VDEVICE(INTEL, 0x3b23), board_ahci }, /* PCH AHCI */
282 : : { PCI_VDEVICE(INTEL, 0x3b24), board_ahci }, /* PCH RAID */
283 : : { PCI_VDEVICE(INTEL, 0x3b25), board_ahci }, /* PCH RAID */
284 : : { PCI_VDEVICE(INTEL, 0x3b29), board_ahci_mobile }, /* PCH M AHCI */
285 : : { PCI_VDEVICE(INTEL, 0x3b2b), board_ahci }, /* PCH RAID */
286 : : { PCI_VDEVICE(INTEL, 0x3b2c), board_ahci_mobile }, /* PCH M RAID */
287 : : { PCI_VDEVICE(INTEL, 0x3b2f), board_ahci }, /* PCH AHCI */
288 : : { PCI_VDEVICE(INTEL, 0x19b0), board_ahci_pcs7 }, /* DNV AHCI */
289 : : { PCI_VDEVICE(INTEL, 0x19b1), board_ahci_pcs7 }, /* DNV AHCI */
290 : : { PCI_VDEVICE(INTEL, 0x19b2), board_ahci_pcs7 }, /* DNV AHCI */
291 : : { PCI_VDEVICE(INTEL, 0x19b3), board_ahci_pcs7 }, /* DNV AHCI */
292 : : { PCI_VDEVICE(INTEL, 0x19b4), board_ahci_pcs7 }, /* DNV AHCI */
293 : : { PCI_VDEVICE(INTEL, 0x19b5), board_ahci_pcs7 }, /* DNV AHCI */
294 : : { PCI_VDEVICE(INTEL, 0x19b6), board_ahci_pcs7 }, /* DNV AHCI */
295 : : { PCI_VDEVICE(INTEL, 0x19b7), board_ahci_pcs7 }, /* DNV AHCI */
296 : : { PCI_VDEVICE(INTEL, 0x19bE), board_ahci_pcs7 }, /* DNV AHCI */
297 : : { PCI_VDEVICE(INTEL, 0x19bF), board_ahci_pcs7 }, /* DNV AHCI */
298 : : { PCI_VDEVICE(INTEL, 0x19c0), board_ahci_pcs7 }, /* DNV AHCI */
299 : : { PCI_VDEVICE(INTEL, 0x19c1), board_ahci_pcs7 }, /* DNV AHCI */
300 : : { PCI_VDEVICE(INTEL, 0x19c2), board_ahci_pcs7 }, /* DNV AHCI */
301 : : { PCI_VDEVICE(INTEL, 0x19c3), board_ahci_pcs7 }, /* DNV AHCI */
302 : : { PCI_VDEVICE(INTEL, 0x19c4), board_ahci_pcs7 }, /* DNV AHCI */
303 : : { PCI_VDEVICE(INTEL, 0x19c5), board_ahci_pcs7 }, /* DNV AHCI */
304 : : { PCI_VDEVICE(INTEL, 0x19c6), board_ahci_pcs7 }, /* DNV AHCI */
305 : : { PCI_VDEVICE(INTEL, 0x19c7), board_ahci_pcs7 }, /* DNV AHCI */
306 : : { PCI_VDEVICE(INTEL, 0x19cE), board_ahci_pcs7 }, /* DNV AHCI */
307 : : { PCI_VDEVICE(INTEL, 0x19cF), board_ahci_pcs7 }, /* DNV AHCI */
308 : : { PCI_VDEVICE(INTEL, 0x1c02), board_ahci }, /* CPT AHCI */
309 : : { PCI_VDEVICE(INTEL, 0x1c03), board_ahci_mobile }, /* CPT M AHCI */
310 : : { PCI_VDEVICE(INTEL, 0x1c04), board_ahci }, /* CPT RAID */
311 : : { PCI_VDEVICE(INTEL, 0x1c05), board_ahci_mobile }, /* CPT M RAID */
312 : : { PCI_VDEVICE(INTEL, 0x1c06), board_ahci }, /* CPT RAID */
313 : : { PCI_VDEVICE(INTEL, 0x1c07), board_ahci }, /* CPT RAID */
314 : : { PCI_VDEVICE(INTEL, 0x1d02), board_ahci }, /* PBG AHCI */
315 : : { PCI_VDEVICE(INTEL, 0x1d04), board_ahci }, /* PBG RAID */
316 : : { PCI_VDEVICE(INTEL, 0x1d06), board_ahci }, /* PBG RAID */
317 : : { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* PBG RAID */
318 : : { PCI_VDEVICE(INTEL, 0x2323), board_ahci }, /* DH89xxCC AHCI */
319 : : { PCI_VDEVICE(INTEL, 0x1e02), board_ahci }, /* Panther Point AHCI */
320 : : { PCI_VDEVICE(INTEL, 0x1e03), board_ahci_mobile }, /* Panther M AHCI */
321 : : { PCI_VDEVICE(INTEL, 0x1e04), board_ahci }, /* Panther Point RAID */
322 : : { PCI_VDEVICE(INTEL, 0x1e05), board_ahci }, /* Panther Point RAID */
323 : : { PCI_VDEVICE(INTEL, 0x1e06), board_ahci }, /* Panther Point RAID */
324 : : { PCI_VDEVICE(INTEL, 0x1e07), board_ahci_mobile }, /* Panther M RAID */
325 : : { PCI_VDEVICE(INTEL, 0x1e0e), board_ahci }, /* Panther Point RAID */
326 : : { PCI_VDEVICE(INTEL, 0x8c02), board_ahci }, /* Lynx Point AHCI */
327 : : { PCI_VDEVICE(INTEL, 0x8c03), board_ahci_mobile }, /* Lynx M AHCI */
328 : : { PCI_VDEVICE(INTEL, 0x8c04), board_ahci }, /* Lynx Point RAID */
329 : : { PCI_VDEVICE(INTEL, 0x8c05), board_ahci_mobile }, /* Lynx M RAID */
330 : : { PCI_VDEVICE(INTEL, 0x8c06), board_ahci }, /* Lynx Point RAID */
331 : : { PCI_VDEVICE(INTEL, 0x8c07), board_ahci_mobile }, /* Lynx M RAID */
332 : : { PCI_VDEVICE(INTEL, 0x8c0e), board_ahci }, /* Lynx Point RAID */
333 : : { PCI_VDEVICE(INTEL, 0x8c0f), board_ahci_mobile }, /* Lynx M RAID */
334 : : { PCI_VDEVICE(INTEL, 0x9c02), board_ahci_mobile }, /* Lynx LP AHCI */
335 : : { PCI_VDEVICE(INTEL, 0x9c03), board_ahci_mobile }, /* Lynx LP AHCI */
336 : : { PCI_VDEVICE(INTEL, 0x9c04), board_ahci_mobile }, /* Lynx LP RAID */
337 : : { PCI_VDEVICE(INTEL, 0x9c05), board_ahci_mobile }, /* Lynx LP RAID */
338 : : { PCI_VDEVICE(INTEL, 0x9c06), board_ahci_mobile }, /* Lynx LP RAID */
339 : : { PCI_VDEVICE(INTEL, 0x9c07), board_ahci_mobile }, /* Lynx LP RAID */
340 : : { PCI_VDEVICE(INTEL, 0x9c0e), board_ahci_mobile }, /* Lynx LP RAID */
341 : : { PCI_VDEVICE(INTEL, 0x9c0f), board_ahci_mobile }, /* Lynx LP RAID */
342 : : { PCI_VDEVICE(INTEL, 0x9dd3), board_ahci_mobile }, /* Cannon Lake PCH-LP AHCI */
343 : : { PCI_VDEVICE(INTEL, 0x1f22), board_ahci }, /* Avoton AHCI */
344 : : { PCI_VDEVICE(INTEL, 0x1f23), board_ahci }, /* Avoton AHCI */
345 : : { PCI_VDEVICE(INTEL, 0x1f24), board_ahci }, /* Avoton RAID */
346 : : { PCI_VDEVICE(INTEL, 0x1f25), board_ahci }, /* Avoton RAID */
347 : : { PCI_VDEVICE(INTEL, 0x1f26), board_ahci }, /* Avoton RAID */
348 : : { PCI_VDEVICE(INTEL, 0x1f27), board_ahci }, /* Avoton RAID */
349 : : { PCI_VDEVICE(INTEL, 0x1f2e), board_ahci }, /* Avoton RAID */
350 : : { PCI_VDEVICE(INTEL, 0x1f2f), board_ahci }, /* Avoton RAID */
351 : : { PCI_VDEVICE(INTEL, 0x1f32), board_ahci_avn }, /* Avoton AHCI */
352 : : { PCI_VDEVICE(INTEL, 0x1f33), board_ahci_avn }, /* Avoton AHCI */
353 : : { PCI_VDEVICE(INTEL, 0x1f34), board_ahci_avn }, /* Avoton RAID */
354 : : { PCI_VDEVICE(INTEL, 0x1f35), board_ahci_avn }, /* Avoton RAID */
355 : : { PCI_VDEVICE(INTEL, 0x1f36), board_ahci_avn }, /* Avoton RAID */
356 : : { PCI_VDEVICE(INTEL, 0x1f37), board_ahci_avn }, /* Avoton RAID */
357 : : { PCI_VDEVICE(INTEL, 0x1f3e), board_ahci_avn }, /* Avoton RAID */
358 : : { PCI_VDEVICE(INTEL, 0x1f3f), board_ahci_avn }, /* Avoton RAID */
359 : : { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Wellsburg RAID */
360 : : { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Wellsburg RAID */
361 : : { PCI_VDEVICE(INTEL, 0x8d02), board_ahci }, /* Wellsburg AHCI */
362 : : { PCI_VDEVICE(INTEL, 0x8d04), board_ahci }, /* Wellsburg RAID */
363 : : { PCI_VDEVICE(INTEL, 0x8d06), board_ahci }, /* Wellsburg RAID */
364 : : { PCI_VDEVICE(INTEL, 0x8d0e), board_ahci }, /* Wellsburg RAID */
365 : : { PCI_VDEVICE(INTEL, 0x8d62), board_ahci }, /* Wellsburg AHCI */
366 : : { PCI_VDEVICE(INTEL, 0x8d64), board_ahci }, /* Wellsburg RAID */
367 : : { PCI_VDEVICE(INTEL, 0x8d66), board_ahci }, /* Wellsburg RAID */
368 : : { PCI_VDEVICE(INTEL, 0x8d6e), board_ahci }, /* Wellsburg RAID */
369 : : { PCI_VDEVICE(INTEL, 0x23a3), board_ahci }, /* Coleto Creek AHCI */
370 : : { PCI_VDEVICE(INTEL, 0x9c83), board_ahci_mobile }, /* Wildcat LP AHCI */
371 : : { PCI_VDEVICE(INTEL, 0x9c85), board_ahci_mobile }, /* Wildcat LP RAID */
372 : : { PCI_VDEVICE(INTEL, 0x9c87), board_ahci_mobile }, /* Wildcat LP RAID */
373 : : { PCI_VDEVICE(INTEL, 0x9c8f), board_ahci_mobile }, /* Wildcat LP RAID */
374 : : { PCI_VDEVICE(INTEL, 0x8c82), board_ahci }, /* 9 Series AHCI */
375 : : { PCI_VDEVICE(INTEL, 0x8c83), board_ahci_mobile }, /* 9 Series M AHCI */
376 : : { PCI_VDEVICE(INTEL, 0x8c84), board_ahci }, /* 9 Series RAID */
377 : : { PCI_VDEVICE(INTEL, 0x8c85), board_ahci_mobile }, /* 9 Series M RAID */
378 : : { PCI_VDEVICE(INTEL, 0x8c86), board_ahci }, /* 9 Series RAID */
379 : : { PCI_VDEVICE(INTEL, 0x8c87), board_ahci_mobile }, /* 9 Series M RAID */
380 : : { PCI_VDEVICE(INTEL, 0x8c8e), board_ahci }, /* 9 Series RAID */
381 : : { PCI_VDEVICE(INTEL, 0x8c8f), board_ahci_mobile }, /* 9 Series M RAID */
382 : : { PCI_VDEVICE(INTEL, 0x9d03), board_ahci_mobile }, /* Sunrise LP AHCI */
383 : : { PCI_VDEVICE(INTEL, 0x9d05), board_ahci_mobile }, /* Sunrise LP RAID */
384 : : { PCI_VDEVICE(INTEL, 0x9d07), board_ahci_mobile }, /* Sunrise LP RAID */
385 : : { PCI_VDEVICE(INTEL, 0xa102), board_ahci }, /* Sunrise Point-H AHCI */
386 : : { PCI_VDEVICE(INTEL, 0xa103), board_ahci_mobile }, /* Sunrise M AHCI */
387 : : { PCI_VDEVICE(INTEL, 0xa105), board_ahci }, /* Sunrise Point-H RAID */
388 : : { PCI_VDEVICE(INTEL, 0xa106), board_ahci }, /* Sunrise Point-H RAID */
389 : : { PCI_VDEVICE(INTEL, 0xa107), board_ahci_mobile }, /* Sunrise M RAID */
390 : : { PCI_VDEVICE(INTEL, 0xa10f), board_ahci }, /* Sunrise Point-H RAID */
391 : : { PCI_VDEVICE(INTEL, 0x2822), board_ahci }, /* Lewisburg RAID*/
392 : : { PCI_VDEVICE(INTEL, 0x2823), board_ahci }, /* Lewisburg AHCI*/
393 : : { PCI_VDEVICE(INTEL, 0x2826), board_ahci }, /* Lewisburg RAID*/
394 : : { PCI_VDEVICE(INTEL, 0x2827), board_ahci }, /* Lewisburg RAID*/
395 : : { PCI_VDEVICE(INTEL, 0xa182), board_ahci }, /* Lewisburg AHCI*/
396 : : { PCI_VDEVICE(INTEL, 0xa186), board_ahci }, /* Lewisburg RAID*/
397 : : { PCI_VDEVICE(INTEL, 0xa1d2), board_ahci }, /* Lewisburg RAID*/
398 : : { PCI_VDEVICE(INTEL, 0xa1d6), board_ahci }, /* Lewisburg RAID*/
399 : : { PCI_VDEVICE(INTEL, 0xa202), board_ahci }, /* Lewisburg AHCI*/
400 : : { PCI_VDEVICE(INTEL, 0xa206), board_ahci }, /* Lewisburg RAID*/
401 : : { PCI_VDEVICE(INTEL, 0xa252), board_ahci }, /* Lewisburg RAID*/
402 : : { PCI_VDEVICE(INTEL, 0xa256), board_ahci }, /* Lewisburg RAID*/
403 : : { PCI_VDEVICE(INTEL, 0xa356), board_ahci }, /* Cannon Lake PCH-H RAID */
404 : : { PCI_VDEVICE(INTEL, 0x0f22), board_ahci_mobile }, /* Bay Trail AHCI */
405 : : { PCI_VDEVICE(INTEL, 0x0f23), board_ahci_mobile }, /* Bay Trail AHCI */
406 : : { PCI_VDEVICE(INTEL, 0x22a3), board_ahci_mobile }, /* Cherry Tr. AHCI */
407 : : { PCI_VDEVICE(INTEL, 0x5ae3), board_ahci_mobile }, /* ApolloLake AHCI */
408 : : { PCI_VDEVICE(INTEL, 0x34d3), board_ahci_mobile }, /* Ice Lake LP AHCI */
409 : :
410 : : /* JMicron 360/1/3/5/6, match class to avoid IDE function */
411 : : { PCI_VENDOR_ID_JMICRON, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
412 : : PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci_ign_iferr },
413 : : /* JMicron 362B and 362C have an AHCI function with IDE class code */
414 : : { PCI_VDEVICE(JMICRON, 0x2362), board_ahci_ign_iferr },
415 : : { PCI_VDEVICE(JMICRON, 0x236f), board_ahci_ign_iferr },
416 : : /* May need to update quirk_jmicron_async_suspend() for additions */
417 : :
418 : : /* ATI */
419 : : { PCI_VDEVICE(ATI, 0x4380), board_ahci_sb600 }, /* ATI SB600 */
420 : : { PCI_VDEVICE(ATI, 0x4390), board_ahci_sb700 }, /* ATI SB700/800 */
421 : : { PCI_VDEVICE(ATI, 0x4391), board_ahci_sb700 }, /* ATI SB700/800 */
422 : : { PCI_VDEVICE(ATI, 0x4392), board_ahci_sb700 }, /* ATI SB700/800 */
423 : : { PCI_VDEVICE(ATI, 0x4393), board_ahci_sb700 }, /* ATI SB700/800 */
424 : : { PCI_VDEVICE(ATI, 0x4394), board_ahci_sb700 }, /* ATI SB700/800 */
425 : : { PCI_VDEVICE(ATI, 0x4395), board_ahci_sb700 }, /* ATI SB700/800 */
426 : :
427 : : /* Amazon's Annapurna Labs support */
428 : : { PCI_DEVICE(PCI_VENDOR_ID_AMAZON_ANNAPURNA_LABS, 0x0031),
429 : : .class = PCI_CLASS_STORAGE_SATA_AHCI,
430 : : .class_mask = 0xffffff,
431 : : board_ahci_al },
432 : : /* AMD */
433 : : { PCI_VDEVICE(AMD, 0x7800), board_ahci }, /* AMD Hudson-2 */
434 : : { PCI_VDEVICE(AMD, 0x7900), board_ahci }, /* AMD CZ */
435 : : /* AMD is using RAID class only for ahci controllers */
436 : : { PCI_VENDOR_ID_AMD, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
437 : : PCI_CLASS_STORAGE_RAID << 8, 0xffffff, board_ahci },
438 : :
439 : : /* VIA */
440 : : { PCI_VDEVICE(VIA, 0x3349), board_ahci_vt8251 }, /* VIA VT8251 */
441 : : { PCI_VDEVICE(VIA, 0x6287), board_ahci_vt8251 }, /* VIA VT8251 */
442 : :
443 : : /* NVIDIA */
444 : : { PCI_VDEVICE(NVIDIA, 0x044c), board_ahci_mcp65 }, /* MCP65 */
445 : : { PCI_VDEVICE(NVIDIA, 0x044d), board_ahci_mcp65 }, /* MCP65 */
446 : : { PCI_VDEVICE(NVIDIA, 0x044e), board_ahci_mcp65 }, /* MCP65 */
447 : : { PCI_VDEVICE(NVIDIA, 0x044f), board_ahci_mcp65 }, /* MCP65 */
448 : : { PCI_VDEVICE(NVIDIA, 0x045c), board_ahci_mcp65 }, /* MCP65 */
449 : : { PCI_VDEVICE(NVIDIA, 0x045d), board_ahci_mcp65 }, /* MCP65 */
450 : : { PCI_VDEVICE(NVIDIA, 0x045e), board_ahci_mcp65 }, /* MCP65 */
451 : : { PCI_VDEVICE(NVIDIA, 0x045f), board_ahci_mcp65 }, /* MCP65 */
452 : : { PCI_VDEVICE(NVIDIA, 0x0550), board_ahci_mcp67 }, /* MCP67 */
453 : : { PCI_VDEVICE(NVIDIA, 0x0551), board_ahci_mcp67 }, /* MCP67 */
454 : : { PCI_VDEVICE(NVIDIA, 0x0552), board_ahci_mcp67 }, /* MCP67 */
455 : : { PCI_VDEVICE(NVIDIA, 0x0553), board_ahci_mcp67 }, /* MCP67 */
456 : : { PCI_VDEVICE(NVIDIA, 0x0554), board_ahci_mcp67 }, /* MCP67 */
457 : : { PCI_VDEVICE(NVIDIA, 0x0555), board_ahci_mcp67 }, /* MCP67 */
458 : : { PCI_VDEVICE(NVIDIA, 0x0556), board_ahci_mcp67 }, /* MCP67 */
459 : : { PCI_VDEVICE(NVIDIA, 0x0557), board_ahci_mcp67 }, /* MCP67 */
460 : : { PCI_VDEVICE(NVIDIA, 0x0558), board_ahci_mcp67 }, /* MCP67 */
461 : : { PCI_VDEVICE(NVIDIA, 0x0559), board_ahci_mcp67 }, /* MCP67 */
462 : : { PCI_VDEVICE(NVIDIA, 0x055a), board_ahci_mcp67 }, /* MCP67 */
463 : : { PCI_VDEVICE(NVIDIA, 0x055b), board_ahci_mcp67 }, /* MCP67 */
464 : : { PCI_VDEVICE(NVIDIA, 0x0580), board_ahci_mcp_linux }, /* Linux ID */
465 : : { PCI_VDEVICE(NVIDIA, 0x0581), board_ahci_mcp_linux }, /* Linux ID */
466 : : { PCI_VDEVICE(NVIDIA, 0x0582), board_ahci_mcp_linux }, /* Linux ID */
467 : : { PCI_VDEVICE(NVIDIA, 0x0583), board_ahci_mcp_linux }, /* Linux ID */
468 : : { PCI_VDEVICE(NVIDIA, 0x0584), board_ahci_mcp_linux }, /* Linux ID */
469 : : { PCI_VDEVICE(NVIDIA, 0x0585), board_ahci_mcp_linux }, /* Linux ID */
470 : : { PCI_VDEVICE(NVIDIA, 0x0586), board_ahci_mcp_linux }, /* Linux ID */
471 : : { PCI_VDEVICE(NVIDIA, 0x0587), board_ahci_mcp_linux }, /* Linux ID */
472 : : { PCI_VDEVICE(NVIDIA, 0x0588), board_ahci_mcp_linux }, /* Linux ID */
473 : : { PCI_VDEVICE(NVIDIA, 0x0589), board_ahci_mcp_linux }, /* Linux ID */
474 : : { PCI_VDEVICE(NVIDIA, 0x058a), board_ahci_mcp_linux }, /* Linux ID */
475 : : { PCI_VDEVICE(NVIDIA, 0x058b), board_ahci_mcp_linux }, /* Linux ID */
476 : : { PCI_VDEVICE(NVIDIA, 0x058c), board_ahci_mcp_linux }, /* Linux ID */
477 : : { PCI_VDEVICE(NVIDIA, 0x058d), board_ahci_mcp_linux }, /* Linux ID */
478 : : { PCI_VDEVICE(NVIDIA, 0x058e), board_ahci_mcp_linux }, /* Linux ID */
479 : : { PCI_VDEVICE(NVIDIA, 0x058f), board_ahci_mcp_linux }, /* Linux ID */
480 : : { PCI_VDEVICE(NVIDIA, 0x07f0), board_ahci_mcp73 }, /* MCP73 */
481 : : { PCI_VDEVICE(NVIDIA, 0x07f1), board_ahci_mcp73 }, /* MCP73 */
482 : : { PCI_VDEVICE(NVIDIA, 0x07f2), board_ahci_mcp73 }, /* MCP73 */
483 : : { PCI_VDEVICE(NVIDIA, 0x07f3), board_ahci_mcp73 }, /* MCP73 */
484 : : { PCI_VDEVICE(NVIDIA, 0x07f4), board_ahci_mcp73 }, /* MCP73 */
485 : : { PCI_VDEVICE(NVIDIA, 0x07f5), board_ahci_mcp73 }, /* MCP73 */
486 : : { PCI_VDEVICE(NVIDIA, 0x07f6), board_ahci_mcp73 }, /* MCP73 */
487 : : { PCI_VDEVICE(NVIDIA, 0x07f7), board_ahci_mcp73 }, /* MCP73 */
488 : : { PCI_VDEVICE(NVIDIA, 0x07f8), board_ahci_mcp73 }, /* MCP73 */
489 : : { PCI_VDEVICE(NVIDIA, 0x07f9), board_ahci_mcp73 }, /* MCP73 */
490 : : { PCI_VDEVICE(NVIDIA, 0x07fa), board_ahci_mcp73 }, /* MCP73 */
491 : : { PCI_VDEVICE(NVIDIA, 0x07fb), board_ahci_mcp73 }, /* MCP73 */
492 : : { PCI_VDEVICE(NVIDIA, 0x0ad0), board_ahci_mcp77 }, /* MCP77 */
493 : : { PCI_VDEVICE(NVIDIA, 0x0ad1), board_ahci_mcp77 }, /* MCP77 */
494 : : { PCI_VDEVICE(NVIDIA, 0x0ad2), board_ahci_mcp77 }, /* MCP77 */
495 : : { PCI_VDEVICE(NVIDIA, 0x0ad3), board_ahci_mcp77 }, /* MCP77 */
496 : : { PCI_VDEVICE(NVIDIA, 0x0ad4), board_ahci_mcp77 }, /* MCP77 */
497 : : { PCI_VDEVICE(NVIDIA, 0x0ad5), board_ahci_mcp77 }, /* MCP77 */
498 : : { PCI_VDEVICE(NVIDIA, 0x0ad6), board_ahci_mcp77 }, /* MCP77 */
499 : : { PCI_VDEVICE(NVIDIA, 0x0ad7), board_ahci_mcp77 }, /* MCP77 */
500 : : { PCI_VDEVICE(NVIDIA, 0x0ad8), board_ahci_mcp77 }, /* MCP77 */
501 : : { PCI_VDEVICE(NVIDIA, 0x0ad9), board_ahci_mcp77 }, /* MCP77 */
502 : : { PCI_VDEVICE(NVIDIA, 0x0ada), board_ahci_mcp77 }, /* MCP77 */
503 : : { PCI_VDEVICE(NVIDIA, 0x0adb), board_ahci_mcp77 }, /* MCP77 */
504 : : { PCI_VDEVICE(NVIDIA, 0x0ab4), board_ahci_mcp79 }, /* MCP79 */
505 : : { PCI_VDEVICE(NVIDIA, 0x0ab5), board_ahci_mcp79 }, /* MCP79 */
506 : : { PCI_VDEVICE(NVIDIA, 0x0ab6), board_ahci_mcp79 }, /* MCP79 */
507 : : { PCI_VDEVICE(NVIDIA, 0x0ab7), board_ahci_mcp79 }, /* MCP79 */
508 : : { PCI_VDEVICE(NVIDIA, 0x0ab8), board_ahci_mcp79 }, /* MCP79 */
509 : : { PCI_VDEVICE(NVIDIA, 0x0ab9), board_ahci_mcp79 }, /* MCP79 */
510 : : { PCI_VDEVICE(NVIDIA, 0x0aba), board_ahci_mcp79 }, /* MCP79 */
511 : : { PCI_VDEVICE(NVIDIA, 0x0abb), board_ahci_mcp79 }, /* MCP79 */
512 : : { PCI_VDEVICE(NVIDIA, 0x0abc), board_ahci_mcp79 }, /* MCP79 */
513 : : { PCI_VDEVICE(NVIDIA, 0x0abd), board_ahci_mcp79 }, /* MCP79 */
514 : : { PCI_VDEVICE(NVIDIA, 0x0abe), board_ahci_mcp79 }, /* MCP79 */
515 : : { PCI_VDEVICE(NVIDIA, 0x0abf), board_ahci_mcp79 }, /* MCP79 */
516 : : { PCI_VDEVICE(NVIDIA, 0x0d84), board_ahci_mcp89 }, /* MCP89 */
517 : : { PCI_VDEVICE(NVIDIA, 0x0d85), board_ahci_mcp89 }, /* MCP89 */
518 : : { PCI_VDEVICE(NVIDIA, 0x0d86), board_ahci_mcp89 }, /* MCP89 */
519 : : { PCI_VDEVICE(NVIDIA, 0x0d87), board_ahci_mcp89 }, /* MCP89 */
520 : : { PCI_VDEVICE(NVIDIA, 0x0d88), board_ahci_mcp89 }, /* MCP89 */
521 : : { PCI_VDEVICE(NVIDIA, 0x0d89), board_ahci_mcp89 }, /* MCP89 */
522 : : { PCI_VDEVICE(NVIDIA, 0x0d8a), board_ahci_mcp89 }, /* MCP89 */
523 : : { PCI_VDEVICE(NVIDIA, 0x0d8b), board_ahci_mcp89 }, /* MCP89 */
524 : : { PCI_VDEVICE(NVIDIA, 0x0d8c), board_ahci_mcp89 }, /* MCP89 */
525 : : { PCI_VDEVICE(NVIDIA, 0x0d8d), board_ahci_mcp89 }, /* MCP89 */
526 : : { PCI_VDEVICE(NVIDIA, 0x0d8e), board_ahci_mcp89 }, /* MCP89 */
527 : : { PCI_VDEVICE(NVIDIA, 0x0d8f), board_ahci_mcp89 }, /* MCP89 */
528 : :
529 : : /* SiS */
530 : : { PCI_VDEVICE(SI, 0x1184), board_ahci }, /* SiS 966 */
531 : : { PCI_VDEVICE(SI, 0x1185), board_ahci }, /* SiS 968 */
532 : : { PCI_VDEVICE(SI, 0x0186), board_ahci }, /* SiS 968 */
533 : :
534 : : /* ST Microelectronics */
535 : : { PCI_VDEVICE(STMICRO, 0xCC06), board_ahci }, /* ST ConneXt */
536 : :
537 : : /* Marvell */
538 : : { PCI_VDEVICE(MARVELL, 0x6145), board_ahci_mv }, /* 6145 */
539 : : { PCI_VDEVICE(MARVELL, 0x6121), board_ahci_mv }, /* 6121 */
540 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9123),
541 : : .class = PCI_CLASS_STORAGE_SATA_AHCI,
542 : : .class_mask = 0xffffff,
543 : : .driver_data = board_ahci_yes_fbs }, /* 88se9128 */
544 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9125),
545 : : .driver_data = board_ahci_yes_fbs }, /* 88se9125 */
546 : : { PCI_DEVICE_SUB(PCI_VENDOR_ID_MARVELL_EXT, 0x9178,
547 : : PCI_VENDOR_ID_MARVELL_EXT, 0x9170),
548 : : .driver_data = board_ahci_yes_fbs }, /* 88se9170 */
549 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x917a),
550 : : .driver_data = board_ahci_yes_fbs }, /* 88se9172 */
551 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9172),
552 : : .driver_data = board_ahci_yes_fbs }, /* 88se9182 */
553 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9182),
554 : : .driver_data = board_ahci_yes_fbs }, /* 88se9172 */
555 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9192),
556 : : .driver_data = board_ahci_yes_fbs }, /* 88se9172 on some Gigabyte */
557 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a0),
558 : : .driver_data = board_ahci_yes_fbs },
559 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a2), /* 88se91a2 */
560 : : .driver_data = board_ahci_yes_fbs },
561 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x91a3),
562 : : .driver_data = board_ahci_yes_fbs },
563 : : { PCI_DEVICE(PCI_VENDOR_ID_MARVELL_EXT, 0x9230),
564 : : .driver_data = board_ahci_yes_fbs },
565 : : { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0642), /* highpoint rocketraid 642L */
566 : : .driver_data = board_ahci_yes_fbs },
567 : : { PCI_DEVICE(PCI_VENDOR_ID_TTI, 0x0645), /* highpoint rocketraid 644L */
568 : : .driver_data = board_ahci_yes_fbs },
569 : :
570 : : /* Promise */
571 : : { PCI_VDEVICE(PROMISE, 0x3f20), board_ahci }, /* PDC42819 */
572 : : { PCI_VDEVICE(PROMISE, 0x3781), board_ahci }, /* FastTrak TX8660 ahci-mode */
573 : :
574 : : /* Asmedia */
575 : : { PCI_VDEVICE(ASMEDIA, 0x0601), board_ahci }, /* ASM1060 */
576 : : { PCI_VDEVICE(ASMEDIA, 0x0602), board_ahci }, /* ASM1060 */
577 : : { PCI_VDEVICE(ASMEDIA, 0x0611), board_ahci }, /* ASM1061 */
578 : : { PCI_VDEVICE(ASMEDIA, 0x0612), board_ahci }, /* ASM1062 */
579 : : { PCI_VDEVICE(ASMEDIA, 0x0621), board_ahci }, /* ASM1061R */
580 : : { PCI_VDEVICE(ASMEDIA, 0x0622), board_ahci }, /* ASM1062R */
581 : :
582 : : /*
583 : : * Samsung SSDs found on some macbooks. NCQ times out if MSI is
584 : : * enabled. https://bugzilla.kernel.org/show_bug.cgi?id=60731
585 : : */
586 : : { PCI_VDEVICE(SAMSUNG, 0x1600), board_ahci_nomsi },
587 : : { PCI_VDEVICE(SAMSUNG, 0xa800), board_ahci_nomsi },
588 : :
589 : : /* Enmotus */
590 : : { PCI_DEVICE(0x1c44, 0x8000), board_ahci },
591 : :
592 : : /* Generic, PCI class code for AHCI */
593 : : { PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
594 : : PCI_CLASS_STORAGE_SATA_AHCI, 0xffffff, board_ahci },
595 : :
596 : : { } /* terminate list */
597 : : };
598 : :
599 : : static const struct dev_pm_ops ahci_pci_pm_ops = {
600 : : SET_SYSTEM_SLEEP_PM_OPS(ahci_pci_device_suspend, ahci_pci_device_resume)
601 : : SET_RUNTIME_PM_OPS(ahci_pci_device_runtime_suspend,
602 : : ahci_pci_device_runtime_resume, NULL)
603 : : };
604 : :
605 : : static struct pci_driver ahci_pci_driver = {
606 : : .name = DRV_NAME,
607 : : .id_table = ahci_pci_tbl,
608 : : .probe = ahci_init_one,
609 : : .remove = ahci_remove_one,
610 : : .shutdown = ahci_shutdown_one,
611 : : .driver = {
612 : : .pm = &ahci_pci_pm_ops,
613 : : },
614 : : };
615 : :
616 : : #if IS_ENABLED(CONFIG_PATA_MARVELL)
617 : : static int marvell_enable;
618 : : #else
619 : : static int marvell_enable = 1;
620 : : #endif
621 : : module_param(marvell_enable, int, 0644);
622 : : MODULE_PARM_DESC(marvell_enable, "Marvell SATA via AHCI (1 = enabled)");
623 : :
624 : : static int mobile_lpm_policy = -1;
625 : : module_param(mobile_lpm_policy, int, 0644);
626 : : MODULE_PARM_DESC(mobile_lpm_policy, "Default LPM policy for mobile chipsets");
627 : :
628 : 0 : static void ahci_pci_save_initial_config(struct pci_dev *pdev,
629 : : struct ahci_host_priv *hpriv)
630 : : {
631 [ # # ]: 0 : if (pdev->vendor == PCI_VENDOR_ID_JMICRON && pdev->device == 0x2361) {
632 : 0 : dev_info(&pdev->dev, "JMB361 has only one port\n");
633 : 0 : hpriv->force_port_map = 1;
634 : : }
635 : :
636 : : /*
637 : : * Temporary Marvell 6145 hack: PATA port presence
638 : : * is asserted through the standard AHCI port
639 : : * presence register, as bit 4 (counting from 0)
640 : : */
641 [ # # ]: 0 : if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
642 [ # # ]: 0 : if (pdev->device == 0x6121)
643 : 0 : hpriv->mask_port_map = 0x3;
644 : : else
645 : 0 : hpriv->mask_port_map = 0xf;
646 : 0 : dev_info(&pdev->dev,
647 : : "Disabling your PATA port. Use the boot option 'ahci.marvell_enable=0' to avoid this.\n");
648 : : }
649 : :
650 : 0 : ahci_save_initial_config(&pdev->dev, hpriv);
651 : 0 : }
652 : :
653 : 0 : static void ahci_pci_init_controller(struct ata_host *host)
654 : : {
655 : 0 : struct ahci_host_priv *hpriv = host->private_data;
656 : 0 : struct pci_dev *pdev = to_pci_dev(host->dev);
657 : 0 : void __iomem *port_mmio;
658 : 0 : u32 tmp;
659 : 0 : int mv;
660 : :
661 [ # # ]: 0 : if (hpriv->flags & AHCI_HFLAG_MV_PATA) {
662 [ # # ]: 0 : if (pdev->device == 0x6121)
663 : : mv = 2;
664 : : else
665 : 0 : mv = 4;
666 : 0 : port_mmio = __ahci_port_base(host, mv);
667 : :
668 : 0 : writel(0, port_mmio + PORT_IRQ_MASK);
669 : :
670 : : /* clear port IRQ */
671 : 0 : tmp = readl(port_mmio + PORT_IRQ_STAT);
672 : 0 : VPRINTK("PORT_IRQ_STAT 0x%x\n", tmp);
673 [ # # ]: 0 : if (tmp)
674 : 0 : writel(tmp, port_mmio + PORT_IRQ_STAT);
675 : : }
676 : :
677 : 0 : ahci_init_controller(host);
678 : 0 : }
679 : :
680 : 0 : static int ahci_vt8251_hardreset(struct ata_link *link, unsigned int *class,
681 : : unsigned long deadline)
682 : : {
683 : 0 : struct ata_port *ap = link->ap;
684 : 0 : struct ahci_host_priv *hpriv = ap->host->private_data;
685 : 0 : bool online;
686 : 0 : int rc;
687 : :
688 : 0 : DPRINTK("ENTER\n");
689 : :
690 : 0 : hpriv->stop_engine(ap);
691 : :
692 [ # # ]: 0 : rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
693 : : deadline, &online, NULL);
694 : :
695 : 0 : hpriv->start_engine(ap);
696 : :
697 : 0 : DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
698 : :
699 : : /* vt8251 doesn't clear BSY on signature FIS reception,
700 : : * request follow-up softreset.
701 : : */
702 [ # # ]: 0 : return online ? -EAGAIN : rc;
703 : : }
704 : :
705 : 0 : static int ahci_p5wdh_hardreset(struct ata_link *link, unsigned int *class,
706 : : unsigned long deadline)
707 : : {
708 : 0 : struct ata_port *ap = link->ap;
709 : 0 : struct ahci_port_priv *pp = ap->private_data;
710 : 0 : struct ahci_host_priv *hpriv = ap->host->private_data;
711 : 0 : u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
712 : 0 : struct ata_taskfile tf;
713 : 0 : bool online;
714 : 0 : int rc;
715 : :
716 : 0 : hpriv->stop_engine(ap);
717 : :
718 : : /* clear D2H reception area to properly wait for D2H FIS */
719 [ # # ]: 0 : ata_tf_init(link->device, &tf);
720 : 0 : tf.command = ATA_BUSY;
721 : 0 : ata_tf_to_fis(&tf, 0, 0, d2h_fis);
722 : :
723 [ # # ]: 0 : rc = sata_link_hardreset(link, sata_ehc_deb_timing(&link->eh_context),
724 : : deadline, &online, NULL);
725 : :
726 : 0 : hpriv->start_engine(ap);
727 : :
728 : : /* The pseudo configuration device on SIMG4726 attached to
729 : : * ASUS P5W-DH Deluxe doesn't send signature FIS after
730 : : * hardreset if no device is attached to the first downstream
731 : : * port && the pseudo device locks up on SRST w/ PMP==0. To
732 : : * work around this, wait for !BSY only briefly. If BSY isn't
733 : : * cleared, perform CLO and proceed to IDENTIFY (achieved by
734 : : * ATA_LFLAG_NO_SRST and ATA_LFLAG_ASSUME_ATA).
735 : : *
736 : : * Wait for two seconds. Devices attached to downstream port
737 : : * which can't process the following IDENTIFY after this will
738 : : * have to be reset again. For most cases, this should
739 : : * suffice while making probing snappish enough.
740 : : */
741 [ # # ]: 0 : if (online) {
742 : 0 : rc = ata_wait_after_reset(link, jiffies + 2 * HZ,
743 : : ahci_check_ready);
744 [ # # ]: 0 : if (rc)
745 : 0 : ahci_kick_engine(ap);
746 : : }
747 : 0 : return rc;
748 : : }
749 : :
750 : : /*
751 : : * ahci_avn_hardreset - attempt more aggressive recovery of Avoton ports.
752 : : *
753 : : * It has been observed with some SSDs that the timing of events in the
754 : : * link synchronization phase can leave the port in a state that can not
755 : : * be recovered by a SATA-hard-reset alone. The failing signature is
756 : : * SStatus.DET stuck at 1 ("Device presence detected but Phy
757 : : * communication not established"). It was found that unloading and
758 : : * reloading the driver when this problem occurs allows the drive
759 : : * connection to be recovered (DET advanced to 0x3). The critical
760 : : * component of reloading the driver is that the port state machines are
761 : : * reset by bouncing "port enable" in the AHCI PCS configuration
762 : : * register. So, reproduce that effect by bouncing a port whenever we
763 : : * see DET==1 after a reset.
764 : : */
765 : 0 : static int ahci_avn_hardreset(struct ata_link *link, unsigned int *class,
766 : : unsigned long deadline)
767 : : {
768 [ # # ]: 0 : const unsigned long *timing = sata_ehc_deb_timing(&link->eh_context);
769 : 0 : struct ata_port *ap = link->ap;
770 : 0 : struct ahci_port_priv *pp = ap->private_data;
771 : 0 : struct ahci_host_priv *hpriv = ap->host->private_data;
772 : 0 : u8 *d2h_fis = pp->rx_fis + RX_FIS_D2H_REG;
773 : 0 : unsigned long tmo = deadline - jiffies;
774 : 0 : struct ata_taskfile tf;
775 : 0 : bool online;
776 : 0 : int rc, i;
777 : :
778 : 0 : DPRINTK("ENTER\n");
779 : :
780 : 0 : hpriv->stop_engine(ap);
781 : :
782 [ # # ]: 0 : for (i = 0; i < 2; i++) {
783 : 0 : u16 val;
784 : 0 : u32 sstatus;
785 : 0 : int port = ap->port_no;
786 : 0 : struct ata_host *host = ap->host;
787 : 0 : struct pci_dev *pdev = to_pci_dev(host->dev);
788 : :
789 : : /* clear D2H reception area to properly wait for D2H FIS */
790 [ # # ]: 0 : ata_tf_init(link->device, &tf);
791 : 0 : tf.command = ATA_BUSY;
792 : 0 : ata_tf_to_fis(&tf, 0, 0, d2h_fis);
793 : :
794 : 0 : rc = sata_link_hardreset(link, timing, deadline, &online,
795 : : ahci_check_ready);
796 : :
797 [ # # ]: 0 : if (sata_scr_read(link, SCR_STATUS, &sstatus) != 0 ||
798 [ # # ]: 0 : (sstatus & 0xf) != 1)
799 : : break;
800 : :
801 : 0 : ata_link_printk(link, KERN_INFO, "avn bounce port%d\n",
802 : : port);
803 : :
804 : 0 : pci_read_config_word(pdev, 0x92, &val);
805 : 0 : val &= ~(1 << port);
806 : 0 : pci_write_config_word(pdev, 0x92, val);
807 : 0 : ata_msleep(ap, 1000);
808 : 0 : val |= 1 << port;
809 : 0 : pci_write_config_word(pdev, 0x92, val);
810 : 0 : deadline += tmo;
811 : : }
812 : :
813 : 0 : hpriv->start_engine(ap);
814 : :
815 [ # # ]: 0 : if (online)
816 : 0 : *class = ahci_dev_classify(ap);
817 : :
818 : 0 : DPRINTK("EXIT, rc=%d, class=%u\n", rc, *class);
819 : 0 : return rc;
820 : : }
821 : :
822 : :
823 : : #ifdef CONFIG_PM
824 : 0 : static void ahci_pci_disable_interrupts(struct ata_host *host)
825 : : {
826 : 0 : struct ahci_host_priv *hpriv = host->private_data;
827 : 0 : void __iomem *mmio = hpriv->mmio;
828 : 0 : u32 ctl;
829 : :
830 : : /* AHCI spec rev1.1 section 8.3.3:
831 : : * Software must disable interrupts prior to requesting a
832 : : * transition of the HBA to D3 state.
833 : : */
834 : 0 : ctl = readl(mmio + HOST_CTL);
835 : 0 : ctl &= ~HOST_IRQ_EN;
836 : 0 : writel(ctl, mmio + HOST_CTL);
837 : 0 : readl(mmio + HOST_CTL); /* flush */
838 : : }
839 : :
840 : 0 : static int ahci_pci_device_runtime_suspend(struct device *dev)
841 : : {
842 : 0 : struct pci_dev *pdev = to_pci_dev(dev);
843 : 0 : struct ata_host *host = pci_get_drvdata(pdev);
844 : :
845 : 0 : ahci_pci_disable_interrupts(host);
846 : 0 : return 0;
847 : : }
848 : :
849 : 0 : static int ahci_pci_device_runtime_resume(struct device *dev)
850 : : {
851 : 0 : struct pci_dev *pdev = to_pci_dev(dev);
852 : 0 : struct ata_host *host = pci_get_drvdata(pdev);
853 : 0 : int rc;
854 : :
855 : 0 : rc = ahci_reset_controller(host);
856 [ # # ]: 0 : if (rc)
857 : : return rc;
858 : 0 : ahci_pci_init_controller(host);
859 : 0 : return 0;
860 : : }
861 : :
862 : : #ifdef CONFIG_PM_SLEEP
863 : 0 : static int ahci_pci_device_suspend(struct device *dev)
864 : : {
865 : 0 : struct pci_dev *pdev = to_pci_dev(dev);
866 [ # # ]: 0 : struct ata_host *host = pci_get_drvdata(pdev);
867 : 0 : struct ahci_host_priv *hpriv = host->private_data;
868 : :
869 [ # # ]: 0 : if (hpriv->flags & AHCI_HFLAG_NO_SUSPEND) {
870 : 0 : dev_err(&pdev->dev,
871 : : "BIOS update required for suspend/resume\n");
872 : 0 : return -EIO;
873 : : }
874 : :
875 : 0 : ahci_pci_disable_interrupts(host);
876 : 0 : return ata_host_suspend(host, PMSG_SUSPEND);
877 : : }
878 : :
879 : 0 : static int ahci_pci_device_resume(struct device *dev)
880 : : {
881 : 0 : struct pci_dev *pdev = to_pci_dev(dev);
882 [ # # ]: 0 : struct ata_host *host = pci_get_drvdata(pdev);
883 : 0 : int rc;
884 : :
885 : : /* Apple BIOS helpfully mangles the registers on resume */
886 : 0 : if (is_mcp89_apple(pdev))
887 : 0 : ahci_mcp89_apple_enable(pdev);
888 : :
889 [ # # ]: 0 : if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
890 : 0 : rc = ahci_reset_controller(host);
891 [ # # ]: 0 : if (rc)
892 : : return rc;
893 : :
894 : 0 : ahci_pci_init_controller(host);
895 : : }
896 : :
897 : 0 : ata_host_resume(host);
898 : :
899 : 0 : return 0;
900 : : }
901 : : #endif
902 : :
903 : : #endif /* CONFIG_PM */
904 : :
905 : 0 : static int ahci_configure_dma_masks(struct pci_dev *pdev, int using_dac)
906 : : {
907 [ # # ]: 0 : const int dma_bits = using_dac ? 64 : 32;
908 : 0 : int rc;
909 : :
910 : : /*
911 : : * If the device fixup already set the dma_mask to some non-standard
912 : : * value, don't extend it here. This happens on STA2X11, for example.
913 : : *
914 : : * XXX: manipulating the DMA mask from platform code is completely
915 : : * bogus, platform code should use dev->bus_dma_limit instead..
916 : : */
917 [ # # ]: 0 : if (pdev->dma_mask && pdev->dma_mask < DMA_BIT_MASK(32))
918 : : return 0;
919 : :
920 [ # # ]: 0 : rc = dma_set_mask_and_coherent(&pdev->dev, DMA_BIT_MASK(dma_bits));
921 [ # # ]: 0 : if (rc)
922 : 0 : dev_err(&pdev->dev, "DMA enable failed\n");
923 : : return rc;
924 : : }
925 : :
926 : 0 : static void ahci_pci_print_info(struct ata_host *host)
927 : : {
928 : 0 : struct pci_dev *pdev = to_pci_dev(host->dev);
929 : 0 : u16 cc;
930 : 0 : const char *scc_s;
931 : :
932 : 0 : pci_read_config_word(pdev, 0x0a, &cc);
933 [ # # ]: 0 : if (cc == PCI_CLASS_STORAGE_IDE)
934 : : scc_s = "IDE";
935 [ # # ]: 0 : else if (cc == PCI_CLASS_STORAGE_SATA)
936 : : scc_s = "SATA";
937 [ # # ]: 0 : else if (cc == PCI_CLASS_STORAGE_RAID)
938 : : scc_s = "RAID";
939 : : else
940 : 0 : scc_s = "unknown";
941 : :
942 : 0 : ahci_print_info(host, scc_s);
943 : 0 : }
944 : :
945 : : /* On ASUS P5W DH Deluxe, the second port of PCI device 00:1f.2 is
946 : : * hardwired to on-board SIMG 4726. The chipset is ICH8 and doesn't
947 : : * support PMP and the 4726 either directly exports the device
948 : : * attached to the first downstream port or acts as a hardware storage
949 : : * controller and emulate a single ATA device (can be RAID 0/1 or some
950 : : * other configuration).
951 : : *
952 : : * When there's no device attached to the first downstream port of the
953 : : * 4726, "Config Disk" appears, which is a pseudo ATA device to
954 : : * configure the 4726. However, ATA emulation of the device is very
955 : : * lame. It doesn't send signature D2H Reg FIS after the initial
956 : : * hardreset, pukes on SRST w/ PMP==0 and has bunch of other issues.
957 : : *
958 : : * The following function works around the problem by always using
959 : : * hardreset on the port and not depending on receiving signature FIS
960 : : * afterward. If signature FIS isn't received soon, ATA class is
961 : : * assumed without follow-up softreset.
962 : : */
963 : : static void ahci_p5wdh_workaround(struct ata_host *host)
964 : : {
965 : : static const struct dmi_system_id sysids[] = {
966 : : {
967 : : .ident = "P5W DH Deluxe",
968 : : .matches = {
969 : : DMI_MATCH(DMI_SYS_VENDOR,
970 : : "ASUSTEK COMPUTER INC"),
971 : : DMI_MATCH(DMI_PRODUCT_NAME, "P5W DH Deluxe"),
972 : : },
973 : : },
974 : : { }
975 : : };
976 : : struct pci_dev *pdev = to_pci_dev(host->dev);
977 : :
978 : : if (pdev->bus->number == 0 && pdev->devfn == PCI_DEVFN(0x1f, 2) &&
979 : : dmi_check_system(sysids)) {
980 : : struct ata_port *ap = host->ports[1];
981 : :
982 : : dev_info(&pdev->dev,
983 : : "enabling ASUS P5W DH Deluxe on-board SIMG4726 workaround\n");
984 : :
985 : : ap->ops = &ahci_p5wdh_ops;
986 : : ap->link.flags |= ATA_LFLAG_NO_SRST | ATA_LFLAG_ASSUME_ATA;
987 : : }
988 : : }
989 : :
990 : : /*
991 : : * Macbook7,1 firmware forcibly disables MCP89 AHCI and changes PCI ID when
992 : : * booting in BIOS compatibility mode. We restore the registers but not ID.
993 : : */
994 : 0 : static void ahci_mcp89_apple_enable(struct pci_dev *pdev)
995 : : {
996 : 0 : u32 val;
997 : :
998 : 0 : printk(KERN_INFO "ahci: enabling MCP89 AHCI mode\n");
999 : :
1000 : 0 : pci_read_config_dword(pdev, 0xf8, &val);
1001 : 0 : val |= 1 << 0x1b;
1002 : : /* the following changes the device ID, but appears not to affect function */
1003 : : /* val = (val & ~0xf0000000) | 0x80000000; */
1004 : 0 : pci_write_config_dword(pdev, 0xf8, val);
1005 : :
1006 : 0 : pci_read_config_dword(pdev, 0x54c, &val);
1007 : 0 : val |= 1 << 0xc;
1008 : 0 : pci_write_config_dword(pdev, 0x54c, val);
1009 : :
1010 : 0 : pci_read_config_dword(pdev, 0x4a4, &val);
1011 : 0 : val &= 0xff;
1012 : 0 : val |= 0x01060100;
1013 : 0 : pci_write_config_dword(pdev, 0x4a4, val);
1014 : :
1015 : 0 : pci_read_config_dword(pdev, 0x54c, &val);
1016 : 0 : val &= ~(1 << 0xc);
1017 : 0 : pci_write_config_dword(pdev, 0x54c, val);
1018 : :
1019 : 0 : pci_read_config_dword(pdev, 0xf8, &val);
1020 : 0 : val &= ~(1 << 0x1b);
1021 : 0 : pci_write_config_dword(pdev, 0xf8, val);
1022 : 0 : }
1023 : :
1024 : 0 : static bool is_mcp89_apple(struct pci_dev *pdev)
1025 : : {
1026 : 0 : return pdev->vendor == PCI_VENDOR_ID_NVIDIA &&
1027 : : pdev->device == PCI_DEVICE_ID_NVIDIA_NFORCE_MCP89_SATA &&
1028 [ # # # # : 0 : pdev->subsystem_vendor == PCI_VENDOR_ID_APPLE &&
# # # # ]
1029 : : pdev->subsystem_device == 0xcb89;
1030 : : }
1031 : :
1032 : : /* only some SB600 ahci controllers can do 64bit DMA */
1033 : 0 : static bool ahci_sb600_enable_64bit(struct pci_dev *pdev)
1034 : : {
1035 : 0 : static const struct dmi_system_id sysids[] = {
1036 : : /*
1037 : : * The oldest version known to be broken is 0901 and
1038 : : * working is 1501 which was released on 2007-10-26.
1039 : : * Enable 64bit DMA on 1501 and anything newer.
1040 : : *
1041 : : * Please read bko#9412 for more info.
1042 : : */
1043 : : {
1044 : : .ident = "ASUS M2A-VM",
1045 : : .matches = {
1046 : : DMI_MATCH(DMI_BOARD_VENDOR,
1047 : : "ASUSTeK Computer INC."),
1048 : : DMI_MATCH(DMI_BOARD_NAME, "M2A-VM"),
1049 : : },
1050 : : .driver_data = "20071026", /* yyyymmdd */
1051 : : },
1052 : : /*
1053 : : * All BIOS versions for the MSI K9A2 Platinum (MS-7376)
1054 : : * support 64bit DMA.
1055 : : *
1056 : : * BIOS versions earlier than 1.5 had the Manufacturer DMI
1057 : : * fields as "MICRO-STAR INTERANTIONAL CO.,LTD".
1058 : : * This spelling mistake was fixed in BIOS version 1.5, so
1059 : : * 1.5 and later have the Manufacturer as
1060 : : * "MICRO-STAR INTERNATIONAL CO.,LTD".
1061 : : * So try to match on DMI_BOARD_VENDOR of "MICRO-STAR INTER".
1062 : : *
1063 : : * BIOS versions earlier than 1.9 had a Board Product Name
1064 : : * DMI field of "MS-7376". This was changed to be
1065 : : * "K9A2 Platinum (MS-7376)" in version 1.9, but we can still
1066 : : * match on DMI_BOARD_NAME of "MS-7376".
1067 : : */
1068 : : {
1069 : : .ident = "MSI K9A2 Platinum",
1070 : : .matches = {
1071 : : DMI_MATCH(DMI_BOARD_VENDOR,
1072 : : "MICRO-STAR INTER"),
1073 : : DMI_MATCH(DMI_BOARD_NAME, "MS-7376"),
1074 : : },
1075 : : },
1076 : : /*
1077 : : * All BIOS versions for the MSI K9AGM2 (MS-7327) support
1078 : : * 64bit DMA.
1079 : : *
1080 : : * This board also had the typo mentioned above in the
1081 : : * Manufacturer DMI field (fixed in BIOS version 1.5), so
1082 : : * match on DMI_BOARD_VENDOR of "MICRO-STAR INTER" again.
1083 : : */
1084 : : {
1085 : : .ident = "MSI K9AGM2",
1086 : : .matches = {
1087 : : DMI_MATCH(DMI_BOARD_VENDOR,
1088 : : "MICRO-STAR INTER"),
1089 : : DMI_MATCH(DMI_BOARD_NAME, "MS-7327"),
1090 : : },
1091 : : },
1092 : : /*
1093 : : * All BIOS versions for the Asus M3A support 64bit DMA.
1094 : : * (all release versions from 0301 to 1206 were tested)
1095 : : */
1096 : : {
1097 : : .ident = "ASUS M3A",
1098 : : .matches = {
1099 : : DMI_MATCH(DMI_BOARD_VENDOR,
1100 : : "ASUSTeK Computer INC."),
1101 : : DMI_MATCH(DMI_BOARD_NAME, "M3A"),
1102 : : },
1103 : : },
1104 : : { }
1105 : : };
1106 : 0 : const struct dmi_system_id *match;
1107 : 0 : int year, month, date;
1108 : 0 : char buf[9];
1109 : :
1110 : 0 : match = dmi_first_match(sysids);
1111 [ # # # # : 0 : if (pdev->bus->number != 0 || pdev->devfn != PCI_DEVFN(0x12, 0) ||
# # ]
1112 : : !match)
1113 : : return false;
1114 : :
1115 [ # # ]: 0 : if (!match->driver_data)
1116 : 0 : goto enable_64bit;
1117 : :
1118 : 0 : dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1119 : 0 : snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1120 : :
1121 [ # # ]: 0 : if (strcmp(buf, match->driver_data) >= 0)
1122 : 0 : goto enable_64bit;
1123 : : else {
1124 : 0 : dev_warn(&pdev->dev,
1125 : : "%s: BIOS too old, forcing 32bit DMA, update BIOS\n",
1126 : : match->ident);
1127 : 0 : return false;
1128 : : }
1129 : :
1130 : 0 : enable_64bit:
1131 : 0 : dev_warn(&pdev->dev, "%s: enabling 64bit DMA\n", match->ident);
1132 : 0 : return true;
1133 : : }
1134 : :
1135 : 0 : static bool ahci_broken_system_poweroff(struct pci_dev *pdev)
1136 : : {
1137 : 0 : static const struct dmi_system_id broken_systems[] = {
1138 : : {
1139 : : .ident = "HP Compaq nx6310",
1140 : : .matches = {
1141 : : DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1142 : : DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq nx6310"),
1143 : : },
1144 : : /* PCI slot number of the controller */
1145 : : .driver_data = (void *)0x1FUL,
1146 : : },
1147 : : {
1148 : : .ident = "HP Compaq 6720s",
1149 : : .matches = {
1150 : : DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1151 : : DMI_MATCH(DMI_PRODUCT_NAME, "HP Compaq 6720s"),
1152 : : },
1153 : : /* PCI slot number of the controller */
1154 : : .driver_data = (void *)0x1FUL,
1155 : : },
1156 : :
1157 : : { } /* terminate list */
1158 : : };
1159 : 0 : const struct dmi_system_id *dmi = dmi_first_match(broken_systems);
1160 : :
1161 [ # # ]: 0 : if (dmi) {
1162 : 0 : unsigned long slot = (unsigned long)dmi->driver_data;
1163 : : /* apply the quirk only to on-board controllers */
1164 : 0 : return slot == PCI_SLOT(pdev->devfn);
1165 : : }
1166 : :
1167 : : return false;
1168 : : }
1169 : :
1170 : : static bool ahci_broken_suspend(struct pci_dev *pdev)
1171 : : {
1172 : : static const struct dmi_system_id sysids[] = {
1173 : : /*
1174 : : * On HP dv[4-6] and HDX18 with earlier BIOSen, link
1175 : : * to the harddisk doesn't become online after
1176 : : * resuming from STR. Warn and fail suspend.
1177 : : *
1178 : : * http://bugzilla.kernel.org/show_bug.cgi?id=12276
1179 : : *
1180 : : * Use dates instead of versions to match as HP is
1181 : : * apparently recycling both product and version
1182 : : * strings.
1183 : : *
1184 : : * http://bugzilla.kernel.org/show_bug.cgi?id=15462
1185 : : */
1186 : : {
1187 : : .ident = "dv4",
1188 : : .matches = {
1189 : : DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1190 : : DMI_MATCH(DMI_PRODUCT_NAME,
1191 : : "HP Pavilion dv4 Notebook PC"),
1192 : : },
1193 : : .driver_data = "20090105", /* F.30 */
1194 : : },
1195 : : {
1196 : : .ident = "dv5",
1197 : : .matches = {
1198 : : DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1199 : : DMI_MATCH(DMI_PRODUCT_NAME,
1200 : : "HP Pavilion dv5 Notebook PC"),
1201 : : },
1202 : : .driver_data = "20090506", /* F.16 */
1203 : : },
1204 : : {
1205 : : .ident = "dv6",
1206 : : .matches = {
1207 : : DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1208 : : DMI_MATCH(DMI_PRODUCT_NAME,
1209 : : "HP Pavilion dv6 Notebook PC"),
1210 : : },
1211 : : .driver_data = "20090423", /* F.21 */
1212 : : },
1213 : : {
1214 : : .ident = "HDX18",
1215 : : .matches = {
1216 : : DMI_MATCH(DMI_SYS_VENDOR, "Hewlett-Packard"),
1217 : : DMI_MATCH(DMI_PRODUCT_NAME,
1218 : : "HP HDX18 Notebook PC"),
1219 : : },
1220 : : .driver_data = "20090430", /* F.23 */
1221 : : },
1222 : : /*
1223 : : * Acer eMachines G725 has the same problem. BIOS
1224 : : * V1.03 is known to be broken. V3.04 is known to
1225 : : * work. Between, there are V1.06, V2.06 and V3.03
1226 : : * that we don't have much idea about. For now,
1227 : : * blacklist anything older than V3.04.
1228 : : *
1229 : : * http://bugzilla.kernel.org/show_bug.cgi?id=15104
1230 : : */
1231 : : {
1232 : : .ident = "G725",
1233 : : .matches = {
1234 : : DMI_MATCH(DMI_SYS_VENDOR, "eMachines"),
1235 : : DMI_MATCH(DMI_PRODUCT_NAME, "eMachines G725"),
1236 : : },
1237 : : .driver_data = "20091216", /* V3.04 */
1238 : : },
1239 : : { } /* terminate list */
1240 : : };
1241 : : const struct dmi_system_id *dmi = dmi_first_match(sysids);
1242 : : int year, month, date;
1243 : : char buf[9];
1244 : :
1245 : : if (!dmi || pdev->bus->number || pdev->devfn != PCI_DEVFN(0x1f, 2))
1246 : : return false;
1247 : :
1248 : : dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1249 : : snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1250 : :
1251 : : return strcmp(buf, dmi->driver_data) < 0;
1252 : : }
1253 : :
1254 : : static bool ahci_broken_lpm(struct pci_dev *pdev)
1255 : : {
1256 : : static const struct dmi_system_id sysids[] = {
1257 : : /* Various Lenovo 50 series have LPM issues with older BIOSen */
1258 : : {
1259 : : .matches = {
1260 : : DMI_MATCH(DMI_SYS_VENDOR, "LENOVO"),
1261 : : DMI_MATCH(DMI_PRODUCT_VERSION, "ThinkPad X250"),
1262 : : },
1263 : : .driver_data = "20180406", /* 1.31 */
1264 : : },
1265 : : {
1266 : : .matches = {
1267 : : DMI_MATCH(DMI_SYS_VENDOR, "LENOVO"),
1268 : : DMI_MATCH(DMI_PRODUCT_VERSION, "ThinkPad L450"),
1269 : : },
1270 : : .driver_data = "20180420", /* 1.28 */
1271 : : },
1272 : : {
1273 : : .matches = {
1274 : : DMI_MATCH(DMI_SYS_VENDOR, "LENOVO"),
1275 : : DMI_MATCH(DMI_PRODUCT_VERSION, "ThinkPad T450s"),
1276 : : },
1277 : : .driver_data = "20180315", /* 1.33 */
1278 : : },
1279 : : {
1280 : : .matches = {
1281 : : DMI_MATCH(DMI_SYS_VENDOR, "LENOVO"),
1282 : : DMI_MATCH(DMI_PRODUCT_VERSION, "ThinkPad W541"),
1283 : : },
1284 : : /*
1285 : : * Note date based on release notes, 2.35 has been
1286 : : * reported to be good, but I've been unable to get
1287 : : * a hold of the reporter to get the DMI BIOS date.
1288 : : * TODO: fix this.
1289 : : */
1290 : : .driver_data = "20180310", /* 2.35 */
1291 : : },
1292 : : { } /* terminate list */
1293 : : };
1294 : : const struct dmi_system_id *dmi = dmi_first_match(sysids);
1295 : : int year, month, date;
1296 : : char buf[9];
1297 : :
1298 : : if (!dmi)
1299 : : return false;
1300 : :
1301 : : dmi_get_date(DMI_BIOS_DATE, &year, &month, &date);
1302 : : snprintf(buf, sizeof(buf), "%04d%02d%02d", year, month, date);
1303 : :
1304 : : return strcmp(buf, dmi->driver_data) < 0;
1305 : : }
1306 : :
1307 : : static bool ahci_broken_online(struct pci_dev *pdev)
1308 : : {
1309 : : #define ENCODE_BUSDEVFN(bus, slot, func) \
1310 : : (void *)(unsigned long)(((bus) << 8) | PCI_DEVFN((slot), (func)))
1311 : : static const struct dmi_system_id sysids[] = {
1312 : : /*
1313 : : * There are several gigabyte boards which use
1314 : : * SIMG5723s configured as hardware RAID. Certain
1315 : : * 5723 firmware revisions shipped there keep the link
1316 : : * online but fail to answer properly to SRST or
1317 : : * IDENTIFY when no device is attached downstream
1318 : : * causing libata to retry quite a few times leading
1319 : : * to excessive detection delay.
1320 : : *
1321 : : * As these firmwares respond to the second reset try
1322 : : * with invalid device signature, considering unknown
1323 : : * sig as offline works around the problem acceptably.
1324 : : */
1325 : : {
1326 : : .ident = "EP45-DQ6",
1327 : : .matches = {
1328 : : DMI_MATCH(DMI_BOARD_VENDOR,
1329 : : "Gigabyte Technology Co., Ltd."),
1330 : : DMI_MATCH(DMI_BOARD_NAME, "EP45-DQ6"),
1331 : : },
1332 : : .driver_data = ENCODE_BUSDEVFN(0x0a, 0x00, 0),
1333 : : },
1334 : : {
1335 : : .ident = "EP45-DS5",
1336 : : .matches = {
1337 : : DMI_MATCH(DMI_BOARD_VENDOR,
1338 : : "Gigabyte Technology Co., Ltd."),
1339 : : DMI_MATCH(DMI_BOARD_NAME, "EP45-DS5"),
1340 : : },
1341 : : .driver_data = ENCODE_BUSDEVFN(0x03, 0x00, 0),
1342 : : },
1343 : : { } /* terminate list */
1344 : : };
1345 : : #undef ENCODE_BUSDEVFN
1346 : : const struct dmi_system_id *dmi = dmi_first_match(sysids);
1347 : : unsigned int val;
1348 : :
1349 : : if (!dmi)
1350 : : return false;
1351 : :
1352 : : val = (unsigned long)dmi->driver_data;
1353 : :
1354 : : return pdev->bus->number == (val >> 8) && pdev->devfn == (val & 0xff);
1355 : : }
1356 : :
1357 : 0 : static bool ahci_broken_devslp(struct pci_dev *pdev)
1358 : : {
1359 : : /* device with broken DEVSLP but still showing SDS capability */
1360 : 0 : static const struct pci_device_id ids[] = {
1361 : : { PCI_VDEVICE(INTEL, 0x0f23)}, /* Valleyview SoC */
1362 : : {}
1363 : : };
1364 : :
1365 : 0 : return pci_match_id(ids, pdev);
1366 : : }
1367 : :
1368 : : #ifdef CONFIG_ATA_ACPI
1369 : 0 : static void ahci_gtf_filter_workaround(struct ata_host *host)
1370 : : {
1371 : 0 : static const struct dmi_system_id sysids[] = {
1372 : : /*
1373 : : * Aspire 3810T issues a bunch of SATA enable commands
1374 : : * via _GTF including an invalid one and one which is
1375 : : * rejected by the device. Among the successful ones
1376 : : * is FPDMA non-zero offset enable which when enabled
1377 : : * only on the drive side leads to NCQ command
1378 : : * failures. Filter it out.
1379 : : */
1380 : : {
1381 : : .ident = "Aspire 3810T",
1382 : : .matches = {
1383 : : DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1384 : : DMI_MATCH(DMI_PRODUCT_NAME, "Aspire 3810T"),
1385 : : },
1386 : : .driver_data = (void *)ATA_ACPI_FILTER_FPDMA_OFFSET,
1387 : : },
1388 : : { }
1389 : : };
1390 : 0 : const struct dmi_system_id *dmi = dmi_first_match(sysids);
1391 : 0 : unsigned int filter;
1392 : 0 : int i;
1393 : :
1394 [ # # ]: 0 : if (!dmi)
1395 : : return;
1396 : :
1397 : 0 : filter = (unsigned long)dmi->driver_data;
1398 : 0 : dev_info(host->dev, "applying extra ACPI _GTF filter 0x%x for %s\n",
1399 : : filter, dmi->ident);
1400 : :
1401 [ # # ]: 0 : for (i = 0; i < host->n_ports; i++) {
1402 : 0 : struct ata_port *ap = host->ports[i];
1403 : 0 : struct ata_link *link;
1404 : 0 : struct ata_device *dev;
1405 : :
1406 [ # # ]: 0 : ata_for_each_link(link, ap, EDGE)
1407 [ # # ]: 0 : ata_for_each_dev(dev, link, ALL)
1408 : 0 : dev->gtf_filter |= filter;
1409 : : }
1410 : : }
1411 : : #else
1412 : : static inline void ahci_gtf_filter_workaround(struct ata_host *host)
1413 : : {}
1414 : : #endif
1415 : :
1416 : : /*
1417 : : * On the Acer Aspire Switch Alpha 12, sometimes all SATA ports are detected
1418 : : * as DUMMY, or detected but eventually get a "link down" and never get up
1419 : : * again. When this happens, CAP.NP may hold a value of 0x00 or 0x01, and the
1420 : : * port_map may hold a value of 0x00.
1421 : : *
1422 : : * Overriding CAP.NP to 0x02 and the port_map to 0x7 will reveal all 3 ports
1423 : : * and can significantly reduce the occurrence of the problem.
1424 : : *
1425 : : * https://bugzilla.kernel.org/show_bug.cgi?id=189471
1426 : : */
1427 : 0 : static void acer_sa5_271_workaround(struct ahci_host_priv *hpriv,
1428 : : struct pci_dev *pdev)
1429 : : {
1430 : 0 : static const struct dmi_system_id sysids[] = {
1431 : : {
1432 : : .ident = "Acer Switch Alpha 12",
1433 : : .matches = {
1434 : : DMI_MATCH(DMI_SYS_VENDOR, "Acer"),
1435 : : DMI_MATCH(DMI_PRODUCT_NAME, "Switch SA5-271")
1436 : : },
1437 : : },
1438 : : { }
1439 : : };
1440 : :
1441 [ # # ]: 0 : if (dmi_check_system(sysids)) {
1442 : 0 : dev_info(&pdev->dev, "enabling Acer Switch Alpha 12 workaround\n");
1443 [ # # ]: 0 : if ((hpriv->saved_cap & 0xC734FF00) == 0xC734FF00) {
1444 : 0 : hpriv->port_map = 0x7;
1445 : 0 : hpriv->cap = 0xC734FF02;
1446 : : }
1447 : : }
1448 : 0 : }
1449 : :
1450 : : #ifdef CONFIG_ARM64
1451 : : /*
1452 : : * Due to ERRATA#22536, ThunderX needs to handle HOST_IRQ_STAT differently.
1453 : : * Workaround is to make sure all pending IRQs are served before leaving
1454 : : * handler.
1455 : : */
1456 : : static irqreturn_t ahci_thunderx_irq_handler(int irq, void *dev_instance)
1457 : : {
1458 : : struct ata_host *host = dev_instance;
1459 : : struct ahci_host_priv *hpriv;
1460 : : unsigned int rc = 0;
1461 : : void __iomem *mmio;
1462 : : u32 irq_stat, irq_masked;
1463 : : unsigned int handled = 1;
1464 : :
1465 : : VPRINTK("ENTER\n");
1466 : : hpriv = host->private_data;
1467 : : mmio = hpriv->mmio;
1468 : : irq_stat = readl(mmio + HOST_IRQ_STAT);
1469 : : if (!irq_stat)
1470 : : return IRQ_NONE;
1471 : :
1472 : : do {
1473 : : irq_masked = irq_stat & hpriv->port_map;
1474 : : spin_lock(&host->lock);
1475 : : rc = ahci_handle_port_intr(host, irq_masked);
1476 : : if (!rc)
1477 : : handled = 0;
1478 : : writel(irq_stat, mmio + HOST_IRQ_STAT);
1479 : : irq_stat = readl(mmio + HOST_IRQ_STAT);
1480 : : spin_unlock(&host->lock);
1481 : : } while (irq_stat);
1482 : : VPRINTK("EXIT\n");
1483 : :
1484 : : return IRQ_RETVAL(handled);
1485 : : }
1486 : : #endif
1487 : :
1488 : : static void ahci_remap_check(struct pci_dev *pdev, int bar,
1489 : : struct ahci_host_priv *hpriv)
1490 : : {
1491 : : int i, count = 0;
1492 : : u32 cap;
1493 : :
1494 : : /*
1495 : : * Check if this device might have remapped nvme devices.
1496 : : */
1497 : : if (pdev->vendor != PCI_VENDOR_ID_INTEL ||
1498 : : pci_resource_len(pdev, bar) < SZ_512K ||
1499 : : bar != AHCI_PCI_BAR_STANDARD ||
1500 : : !(readl(hpriv->mmio + AHCI_VSCAP) & 1))
1501 : : return;
1502 : :
1503 : : cap = readq(hpriv->mmio + AHCI_REMAP_CAP);
1504 : : for (i = 0; i < AHCI_MAX_REMAP; i++) {
1505 : : if ((cap & (1 << i)) == 0)
1506 : : continue;
1507 : : if (readl(hpriv->mmio + ahci_remap_dcc(i))
1508 : : != PCI_CLASS_STORAGE_EXPRESS)
1509 : : continue;
1510 : :
1511 : : /* We've found a remapped device */
1512 : : count++;
1513 : : }
1514 : :
1515 : : if (!count)
1516 : : return;
1517 : :
1518 : : dev_warn(&pdev->dev, "Found %d remapped NVMe devices.\n", count);
1519 : : dev_warn(&pdev->dev,
1520 : : "Switch your BIOS from RAID to AHCI mode to use them.\n");
1521 : :
1522 : : /*
1523 : : * Don't rely on the msi-x capability in the remap case,
1524 : : * share the legacy interrupt across ahci and remapped devices.
1525 : : */
1526 : : hpriv->flags |= AHCI_HFLAG_NO_MSI;
1527 : : }
1528 : :
1529 : 0 : static int ahci_get_irq_vector(struct ata_host *host, int port)
1530 : : {
1531 : 0 : return pci_irq_vector(to_pci_dev(host->dev), port);
1532 : : }
1533 : :
1534 : 0 : static int ahci_init_msi(struct pci_dev *pdev, unsigned int n_ports,
1535 : : struct ahci_host_priv *hpriv)
1536 : : {
1537 : 0 : int nvec;
1538 : :
1539 [ # # ]: 0 : if (hpriv->flags & AHCI_HFLAG_NO_MSI)
1540 : : return -ENODEV;
1541 : :
1542 : : /*
1543 : : * If number of MSIs is less than number of ports then Sharing Last
1544 : : * Message mode could be enforced. In this case assume that advantage
1545 : : * of multipe MSIs is negated and use single MSI mode instead.
1546 : : */
1547 [ # # ]: 0 : if (n_ports > 1) {
1548 : 0 : nvec = pci_alloc_irq_vectors(pdev, n_ports, INT_MAX,
1549 : : PCI_IRQ_MSIX | PCI_IRQ_MSI);
1550 [ # # ]: 0 : if (nvec > 0) {
1551 [ # # ]: 0 : if (!(readl(hpriv->mmio + HOST_CTL) & HOST_MRSM)) {
1552 : 0 : hpriv->get_irq_vector = ahci_get_irq_vector;
1553 : 0 : hpriv->flags |= AHCI_HFLAG_MULTI_MSI;
1554 : 0 : return nvec;
1555 : : }
1556 : :
1557 : : /*
1558 : : * Fallback to single MSI mode if the controller
1559 : : * enforced MRSM mode.
1560 : : */
1561 : 0 : printk(KERN_INFO
1562 : : "ahci: MRSM is on, fallback to single MSI\n");
1563 : 0 : pci_free_irq_vectors(pdev);
1564 : : }
1565 : : }
1566 : :
1567 : : /*
1568 : : * If the host is not capable of supporting per-port vectors, fall
1569 : : * back to single MSI before finally attempting single MSI-X.
1570 : : */
1571 : 0 : nvec = pci_alloc_irq_vectors(pdev, 1, 1, PCI_IRQ_MSI);
1572 [ # # ]: 0 : if (nvec == 1)
1573 : : return nvec;
1574 : 0 : return pci_alloc_irq_vectors(pdev, 1, 1, PCI_IRQ_MSIX);
1575 : : }
1576 : :
1577 : 0 : static void ahci_update_initial_lpm_policy(struct ata_port *ap,
1578 : : struct ahci_host_priv *hpriv)
1579 : : {
1580 : 0 : int policy = CONFIG_SATA_MOBILE_LPM_POLICY;
1581 : :
1582 : :
1583 : : /* Ignore processing for non mobile platforms */
1584 : 0 : if (!(hpriv->flags & AHCI_HFLAG_IS_MOBILE))
1585 : : return;
1586 : :
1587 : : /* user modified policy via module param */
1588 [ # # ]: 0 : if (mobile_lpm_policy != -1) {
1589 : 0 : policy = mobile_lpm_policy;
1590 : 0 : goto update_policy;
1591 : : }
1592 : :
1593 : : #ifdef CONFIG_ACPI
1594 : : if (policy > ATA_LPM_MED_POWER &&
1595 : : (acpi_gbl_FADT.flags & ACPI_FADT_LOW_POWER_S0)) {
1596 : : if (hpriv->cap & HOST_CAP_PART)
1597 : : policy = ATA_LPM_MIN_POWER_WITH_PARTIAL;
1598 : : else if (hpriv->cap & HOST_CAP_SSC)
1599 : : policy = ATA_LPM_MIN_POWER;
1600 : : }
1601 : : #endif
1602 : :
1603 : 0 : update_policy:
1604 [ # # ]: 0 : if (policy >= ATA_LPM_UNKNOWN && policy <= ATA_LPM_MIN_POWER)
1605 : 0 : ap->target_lpm_policy = policy;
1606 : : }
1607 : :
1608 : : static void ahci_intel_pcs_quirk(struct pci_dev *pdev, struct ahci_host_priv *hpriv)
1609 : : {
1610 : : const struct pci_device_id *id = pci_match_id(ahci_pci_tbl, pdev);
1611 : : u16 tmp16;
1612 : :
1613 : : /*
1614 : : * Only apply the 6-port PCS quirk for known legacy platforms.
1615 : : */
1616 : : if (!id || id->vendor != PCI_VENDOR_ID_INTEL)
1617 : : return;
1618 : :
1619 : : /* Skip applying the quirk on Denverton and beyond */
1620 : : if (((enum board_ids) id->driver_data) >= board_ahci_pcs7)
1621 : : return;
1622 : :
1623 : : /*
1624 : : * port_map is determined from PORTS_IMPL PCI register which is
1625 : : * implemented as write or write-once register. If the register
1626 : : * isn't programmed, ahci automatically generates it from number
1627 : : * of ports, which is good enough for PCS programming. It is
1628 : : * otherwise expected that platform firmware enables the ports
1629 : : * before the OS boots.
1630 : : */
1631 : : pci_read_config_word(pdev, PCS_6, &tmp16);
1632 : : if ((tmp16 & hpriv->port_map) != hpriv->port_map) {
1633 : : tmp16 |= hpriv->port_map;
1634 : : pci_write_config_word(pdev, PCS_6, tmp16);
1635 : : }
1636 : : }
1637 : :
1638 : 0 : static int ahci_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1639 : : {
1640 : 0 : unsigned int board_id = ent->driver_data;
1641 : 0 : struct ata_port_info pi = ahci_port_info[board_id];
1642 : 0 : const struct ata_port_info *ppi[] = { &pi, NULL };
1643 : 0 : struct device *dev = &pdev->dev;
1644 : 0 : struct ahci_host_priv *hpriv;
1645 : 0 : struct ata_host *host;
1646 : 0 : int n_ports, i, rc;
1647 : 0 : int ahci_pci_bar = AHCI_PCI_BAR_STANDARD;
1648 : :
1649 : 0 : VPRINTK("ENTER\n");
1650 : :
1651 : 0 : WARN_ON((int)ATA_MAX_QUEUE > AHCI_MAX_CMDS);
1652 : :
1653 [ # # ]: 0 : ata_print_version_once(&pdev->dev, DRV_VERSION);
1654 : :
1655 : : /* The AHCI driver can only drive the SATA ports, the PATA driver
1656 : : can drive them all so if both drivers are selected make sure
1657 : : AHCI stays out of the way */
1658 [ # # # # ]: 0 : if (pdev->vendor == PCI_VENDOR_ID_MARVELL && !marvell_enable)
1659 : : return -ENODEV;
1660 : :
1661 : : /* Apple BIOS on MCP89 prevents us using AHCI */
1662 [ # # # # ]: 0 : if (is_mcp89_apple(pdev))
1663 : 0 : ahci_mcp89_apple_enable(pdev);
1664 : :
1665 : : /* Promise's PDC42819 is a SAS/SATA controller that has an AHCI mode.
1666 : : * At the moment, we can only use the AHCI mode. Let the users know
1667 : : * that for SAS drives they're out of luck.
1668 : : */
1669 [ # # ]: 0 : if (pdev->vendor == PCI_VENDOR_ID_PROMISE)
1670 : 0 : dev_info(&pdev->dev,
1671 : : "PDC42819 can only drive SATA devices with this driver\n");
1672 : :
1673 : : /* Some devices use non-standard BARs */
1674 [ # # ]: 0 : if (pdev->vendor == PCI_VENDOR_ID_STMICRO && pdev->device == 0xCC06)
1675 : : ahci_pci_bar = AHCI_PCI_BAR_STA2X11;
1676 [ # # ]: 0 : else if (pdev->vendor == 0x1c44 && pdev->device == 0x8000)
1677 : : ahci_pci_bar = AHCI_PCI_BAR_ENMOTUS;
1678 [ # # ]: 0 : else if (pdev->vendor == PCI_VENDOR_ID_CAVIUM) {
1679 [ # # ]: 0 : if (pdev->device == 0xa01c)
1680 : 0 : ahci_pci_bar = AHCI_PCI_BAR_CAVIUM;
1681 [ # # ]: 0 : if (pdev->device == 0xa084)
1682 : 0 : ahci_pci_bar = AHCI_PCI_BAR_CAVIUM_GEN5;
1683 : : }
1684 : :
1685 : : /* acquire resources */
1686 : 0 : rc = pcim_enable_device(pdev);
1687 [ # # ]: 0 : if (rc)
1688 : : return rc;
1689 : :
1690 [ # # ]: 0 : if (pdev->vendor == PCI_VENDOR_ID_INTEL &&
1691 [ # # ]: 0 : (pdev->device == 0x2652 || pdev->device == 0x2653)) {
1692 : 0 : u8 map;
1693 : :
1694 : : /* ICH6s share the same PCI ID for both piix and ahci
1695 : : * modes. Enabling ahci mode while MAP indicates
1696 : : * combined mode is a bad idea. Yield to ata_piix.
1697 : : */
1698 : 0 : pci_read_config_byte(pdev, ICH_MAP, &map);
1699 [ # # ]: 0 : if (map & 0x3) {
1700 : 0 : dev_info(&pdev->dev,
1701 : : "controller is in combined mode, can't enable AHCI mode\n");
1702 : 0 : return -ENODEV;
1703 : : }
1704 : : }
1705 : :
1706 : : /* AHCI controllers often implement SFF compatible interface.
1707 : : * Grab all PCI BARs just in case.
1708 : : */
1709 : 0 : rc = pcim_iomap_regions_request_all(pdev, 1 << ahci_pci_bar, DRV_NAME);
1710 [ # # ]: 0 : if (rc == -EBUSY)
1711 : 0 : pcim_pin_device(pdev);
1712 [ # # ]: 0 : if (rc)
1713 : : return rc;
1714 : :
1715 : 0 : hpriv = devm_kzalloc(dev, sizeof(*hpriv), GFP_KERNEL);
1716 [ # # ]: 0 : if (!hpriv)
1717 : : return -ENOMEM;
1718 : 0 : hpriv->flags |= (unsigned long)pi.private_data;
1719 : :
1720 : : /* MCP65 revision A1 and A2 can't do MSI */
1721 [ # # ]: 0 : if (board_id == board_ahci_mcp65 &&
1722 [ # # ]: 0 : (pdev->revision == 0xa1 || pdev->revision == 0xa2))
1723 : 0 : hpriv->flags |= AHCI_HFLAG_NO_MSI;
1724 : :
1725 : : /* SB800 does NOT need the workaround to ignore SERR_INTERNAL */
1726 [ # # # # ]: 0 : if (board_id == board_ahci_sb700 && pdev->revision >= 0x40)
1727 : 0 : hpriv->flags &= ~AHCI_HFLAG_IGN_SERR_INTERNAL;
1728 : :
1729 : : /* only some SB600s can do 64bit DMA */
1730 [ # # ]: 0 : if (ahci_sb600_enable_64bit(pdev))
1731 : 0 : hpriv->flags &= ~AHCI_HFLAG_32BIT_ONLY;
1732 : :
1733 : 0 : hpriv->mmio = pcim_iomap_table(pdev)[ahci_pci_bar];
1734 : :
1735 : : /* detect remapped nvme devices */
1736 : 0 : ahci_remap_check(pdev, ahci_pci_bar, hpriv);
1737 : :
1738 : : /* must set flag prior to save config in order to take effect */
1739 [ # # ]: 0 : if (ahci_broken_devslp(pdev))
1740 : 0 : hpriv->flags |= AHCI_HFLAG_NO_DEVSLP;
1741 : :
1742 : : #ifdef CONFIG_ARM64
1743 : : if (pdev->vendor == 0x177d && pdev->device == 0xa01c)
1744 : : hpriv->irq_handler = ahci_thunderx_irq_handler;
1745 : : #endif
1746 : :
1747 : : /* save initial config */
1748 : 0 : ahci_pci_save_initial_config(pdev, hpriv);
1749 : :
1750 : : /*
1751 : : * If platform firmware failed to enable ports, try to enable
1752 : : * them here.
1753 : : */
1754 : 0 : ahci_intel_pcs_quirk(pdev, hpriv);
1755 : :
1756 : : /* prepare host */
1757 [ # # ]: 0 : if (hpriv->cap & HOST_CAP_NCQ) {
1758 : 0 : pi.flags |= ATA_FLAG_NCQ;
1759 : : /*
1760 : : * Auto-activate optimization is supposed to be
1761 : : * supported on all AHCI controllers indicating NCQ
1762 : : * capability, but it seems to be broken on some
1763 : : * chipsets including NVIDIAs.
1764 : : */
1765 [ # # ]: 0 : if (!(hpriv->flags & AHCI_HFLAG_NO_FPDMA_AA))
1766 : 0 : pi.flags |= ATA_FLAG_FPDMA_AA;
1767 : :
1768 : : /*
1769 : : * All AHCI controllers should be forward-compatible
1770 : : * with the new auxiliary field. This code should be
1771 : : * conditionalized if any buggy AHCI controllers are
1772 : : * encountered.
1773 : : */
1774 : 0 : pi.flags |= ATA_FLAG_FPDMA_AUX;
1775 : : }
1776 : :
1777 [ # # ]: 0 : if (hpriv->cap & HOST_CAP_PMP)
1778 : 0 : pi.flags |= ATA_FLAG_PMP;
1779 : :
1780 : 0 : ahci_set_em_messages(hpriv, &pi);
1781 : :
1782 [ # # ]: 0 : if (ahci_broken_system_poweroff(pdev)) {
1783 : 0 : pi.flags |= ATA_FLAG_NO_POWEROFF_SPINDOWN;
1784 : 0 : dev_info(&pdev->dev,
1785 : : "quirky BIOS, skipping spindown on poweroff\n");
1786 : : }
1787 : :
1788 [ # # ]: 0 : if (ahci_broken_lpm(pdev)) {
1789 : 0 : pi.flags |= ATA_FLAG_NO_LPM;
1790 : 0 : dev_warn(&pdev->dev,
1791 : : "BIOS update required for Link Power Management support\n");
1792 : : }
1793 : :
1794 [ # # ]: 0 : if (ahci_broken_suspend(pdev)) {
1795 : 0 : hpriv->flags |= AHCI_HFLAG_NO_SUSPEND;
1796 : 0 : dev_warn(&pdev->dev,
1797 : : "BIOS update required for suspend/resume\n");
1798 : : }
1799 : :
1800 [ # # ]: 0 : if (ahci_broken_online(pdev)) {
1801 : 0 : hpriv->flags |= AHCI_HFLAG_SRST_TOUT_IS_OFFLINE;
1802 : 0 : dev_info(&pdev->dev,
1803 : : "online status unreliable, applying workaround\n");
1804 : : }
1805 : :
1806 : :
1807 : : /* Acer SA5-271 workaround modifies private_data */
1808 : 0 : acer_sa5_271_workaround(hpriv, pdev);
1809 : :
1810 : : /* CAP.NP sometimes indicate the index of the last enabled
1811 : : * port, at other times, that of the last possible port, so
1812 : : * determining the maximum port number requires looking at
1813 : : * both CAP.NP and port_map.
1814 : : */
1815 : 0 : n_ports = max(ahci_nr_ports(hpriv->cap), fls(hpriv->port_map));
1816 : :
1817 : 0 : host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1818 [ # # ]: 0 : if (!host)
1819 : : return -ENOMEM;
1820 : 0 : host->private_data = hpriv;
1821 : :
1822 [ # # ]: 0 : if (ahci_init_msi(pdev, n_ports, hpriv) < 0) {
1823 : : /* legacy intx interrupts */
1824 : 0 : pci_intx(pdev, 1);
1825 : : }
1826 : 0 : hpriv->irq = pci_irq_vector(pdev, 0);
1827 : :
1828 [ # # # # ]: 0 : if (!(hpriv->cap & HOST_CAP_SSS) || ahci_ignore_sss)
1829 : 0 : host->flags |= ATA_HOST_PARALLEL_SCAN;
1830 : : else
1831 : 0 : dev_info(&pdev->dev, "SSS flag set, parallel bus scan disabled\n");
1832 : :
1833 [ # # ]: 0 : if (pi.flags & ATA_FLAG_EM)
1834 : 0 : ahci_reset_em(host);
1835 : :
1836 [ # # ]: 0 : for (i = 0; i < host->n_ports; i++) {
1837 : 0 : struct ata_port *ap = host->ports[i];
1838 : :
1839 : 0 : ata_port_pbar_desc(ap, ahci_pci_bar, -1, "abar");
1840 : 0 : ata_port_pbar_desc(ap, ahci_pci_bar,
1841 : 0 : 0x100 + ap->port_no * 0x80, "port");
1842 : :
1843 : : /* set enclosure management message type */
1844 [ # # ]: 0 : if (ap->flags & ATA_FLAG_EM)
1845 : 0 : ap->em_message_type = hpriv->em_msg_type;
1846 : :
1847 [ # # ]: 0 : ahci_update_initial_lpm_policy(ap, hpriv);
1848 : :
1849 : : /* disabled/not-implemented port */
1850 [ # # ]: 0 : if (!(hpriv->port_map & (1 << i)))
1851 : 0 : ap->ops = &ata_dummy_port_ops;
1852 : : }
1853 : :
1854 : : /* apply workaround for ASUS P5W DH Deluxe mainboard */
1855 : 0 : ahci_p5wdh_workaround(host);
1856 : :
1857 : : /* apply gtf filter quirk */
1858 : 0 : ahci_gtf_filter_workaround(host);
1859 : :
1860 : : /* initialize adapter */
1861 : 0 : rc = ahci_configure_dma_masks(pdev, hpriv->cap & HOST_CAP_64);
1862 [ # # ]: 0 : if (rc)
1863 : : return rc;
1864 : :
1865 : 0 : rc = ahci_reset_controller(host);
1866 [ # # ]: 0 : if (rc)
1867 : : return rc;
1868 : :
1869 : 0 : ahci_pci_init_controller(host);
1870 : 0 : ahci_pci_print_info(host);
1871 : :
1872 : 0 : pci_set_master(pdev);
1873 : :
1874 : 0 : rc = ahci_host_activate(host, &ahci_sht);
1875 [ # # ]: 0 : if (rc)
1876 : : return rc;
1877 : :
1878 : 0 : pm_runtime_put_noidle(&pdev->dev);
1879 : 0 : return 0;
1880 : : }
1881 : :
1882 : 0 : static void ahci_shutdown_one(struct pci_dev *pdev)
1883 : : {
1884 : 0 : ata_pci_shutdown_one(pdev);
1885 : 0 : }
1886 : :
1887 : 0 : static void ahci_remove_one(struct pci_dev *pdev)
1888 : : {
1889 : 0 : pm_runtime_get_noresume(&pdev->dev);
1890 : 0 : ata_pci_remove_one(pdev);
1891 : 0 : }
1892 : :
1893 : 13 : module_pci_driver(ahci_pci_driver);
1894 : :
1895 : : MODULE_AUTHOR("Jeff Garzik");
1896 : : MODULE_DESCRIPTION("AHCI SATA low-level driver");
1897 : : MODULE_LICENSE("GPL");
1898 : : MODULE_DEVICE_TABLE(pci, ahci_pci_tbl);
1899 : : MODULE_VERSION(DRV_VERSION);
|
