Branch data Line data Source code
1 : : /*
2 : : * Intel GTT (Graphics Translation Table) routines
3 : : *
4 : : * Caveat: This driver implements the linux agp interface, but this is far from
5 : : * a agp driver! GTT support ended up here for purely historical reasons: The
6 : : * old userspace intel graphics drivers needed an interface to map memory into
7 : : * the GTT. And the drm provides a default interface for graphic devices sitting
8 : : * on an agp port. So it made sense to fake the GTT support as an agp port to
9 : : * avoid having to create a new api.
10 : : *
11 : : * With gem this does not make much sense anymore, just needlessly complicates
12 : : * the code. But as long as the old graphics stack is still support, it's stuck
13 : : * here.
14 : : *
15 : : * /fairy-tale-mode off
16 : : */
17 : :
18 : : #include <linux/module.h>
19 : : #include <linux/pci.h>
20 : : #include <linux/kernel.h>
21 : : #include <linux/pagemap.h>
22 : : #include <linux/agp_backend.h>
23 : : #include <linux/delay.h>
24 : : #include <asm/smp.h>
25 : : #include "agp.h"
26 : : #include "intel-agp.h"
27 : : #include <drm/intel-gtt.h>
28 : : #include <asm/set_memory.h>
29 : :
30 : : /*
31 : : * If we have Intel graphics, we're not going to have anything other than
32 : : * an Intel IOMMU. So make the correct use of the PCI DMA API contingent
33 : : * on the Intel IOMMU support (CONFIG_INTEL_IOMMU).
34 : : * Only newer chipsets need to bother with this, of course.
35 : : */
36 : : #ifdef CONFIG_INTEL_IOMMU
37 : : #define USE_PCI_DMA_API 1
38 : : #else
39 : : #define USE_PCI_DMA_API 0
40 : : #endif
41 : :
42 : : struct intel_gtt_driver {
43 : : unsigned int gen : 8;
44 : : unsigned int is_g33 : 1;
45 : : unsigned int is_pineview : 1;
46 : : unsigned int is_ironlake : 1;
47 : : unsigned int has_pgtbl_enable : 1;
48 : : unsigned int dma_mask_size : 8;
49 : : /* Chipset specific GTT setup */
50 : : int (*setup)(void);
51 : : /* This should undo anything done in ->setup() save the unmapping
52 : : * of the mmio register file, that's done in the generic code. */
53 : : void (*cleanup)(void);
54 : : void (*write_entry)(dma_addr_t addr, unsigned int entry, unsigned int flags);
55 : : /* Flags is a more or less chipset specific opaque value.
56 : : * For chipsets that need to support old ums (non-gem) code, this
57 : : * needs to be identical to the various supported agp memory types! */
58 : : bool (*check_flags)(unsigned int flags);
59 : : void (*chipset_flush)(void);
60 : : };
61 : :
62 : : static struct _intel_private {
63 : : const struct intel_gtt_driver *driver;
64 : : struct pci_dev *pcidev; /* device one */
65 : : struct pci_dev *bridge_dev;
66 : : u8 __iomem *registers;
67 : : phys_addr_t gtt_phys_addr;
68 : : u32 PGETBL_save;
69 : : u32 __iomem *gtt; /* I915G */
70 : : bool clear_fake_agp; /* on first access via agp, fill with scratch */
71 : : int num_dcache_entries;
72 : : void __iomem *i9xx_flush_page;
73 : : char *i81x_gtt_table;
74 : : struct resource ifp_resource;
75 : : int resource_valid;
76 : : struct page *scratch_page;
77 : : phys_addr_t scratch_page_dma;
78 : : int refcount;
79 : : /* Whether i915 needs to use the dmar apis or not. */
80 : : unsigned int needs_dmar : 1;
81 : : phys_addr_t gma_bus_addr;
82 : : /* Size of memory reserved for graphics by the BIOS */
83 : : resource_size_t stolen_size;
84 : : /* Total number of gtt entries. */
85 : : unsigned int gtt_total_entries;
86 : : /* Part of the gtt that is mappable by the cpu, for those chips where
87 : : * this is not the full gtt. */
88 : : unsigned int gtt_mappable_entries;
89 : : } intel_private;
90 : :
91 : : #define INTEL_GTT_GEN intel_private.driver->gen
92 : : #define IS_G33 intel_private.driver->is_g33
93 : : #define IS_PINEVIEW intel_private.driver->is_pineview
94 : : #define IS_IRONLAKE intel_private.driver->is_ironlake
95 : : #define HAS_PGTBL_EN intel_private.driver->has_pgtbl_enable
96 : :
97 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
98 : 0 : static int intel_gtt_map_memory(struct page **pages,
99 : : unsigned int num_entries,
100 : : struct sg_table *st)
101 : : {
102 : 0 : struct scatterlist *sg;
103 : 0 : int i;
104 : :
105 : 0 : DBG("try mapping %lu pages\n", (unsigned long)num_entries);
106 : :
107 [ # # ]: 0 : if (sg_alloc_table(st, num_entries, GFP_KERNEL))
108 : 0 : goto err;
109 : :
110 [ # # ]: 0 : for_each_sg(st->sgl, sg, num_entries, i)
111 [ # # ]: 0 : sg_set_page(sg, pages[i], PAGE_SIZE, 0);
112 : :
113 [ # # ]: 0 : if (!pci_map_sg(intel_private.pcidev,
114 : 0 : st->sgl, st->nents, PCI_DMA_BIDIRECTIONAL))
115 : 0 : goto err;
116 : :
117 : : return 0;
118 : :
119 : 0 : err:
120 : 0 : sg_free_table(st);
121 : 0 : return -ENOMEM;
122 : : }
123 : :
124 : 0 : static void intel_gtt_unmap_memory(struct scatterlist *sg_list, int num_sg)
125 : : {
126 : 0 : struct sg_table st;
127 : 0 : DBG("try unmapping %lu pages\n", (unsigned long)mem->page_count);
128 : :
129 : 0 : pci_unmap_sg(intel_private.pcidev, sg_list,
130 : : num_sg, PCI_DMA_BIDIRECTIONAL);
131 : :
132 : 0 : st.sgl = sg_list;
133 : 0 : st.orig_nents = st.nents = num_sg;
134 : :
135 : 0 : sg_free_table(&st);
136 : 0 : }
137 : :
138 : 0 : static void intel_fake_agp_enable(struct agp_bridge_data *bridge, u32 mode)
139 : : {
140 : 0 : return;
141 : : }
142 : :
143 : : /* Exists to support ARGB cursors */
144 : 0 : static struct page *i8xx_alloc_pages(void)
145 : : {
146 : 0 : struct page *page;
147 : :
148 : 0 : page = alloc_pages(GFP_KERNEL | GFP_DMA32, 2);
149 [ # # ]: 0 : if (page == NULL)
150 : : return NULL;
151 : :
152 [ # # ]: 0 : if (set_pages_uc(page, 4) < 0) {
153 : 0 : set_pages_wb(page, 4);
154 : 0 : __free_pages(page, 2);
155 : 0 : return NULL;
156 : : }
157 : 0 : atomic_inc(&agp_bridge->current_memory_agp);
158 : 0 : return page;
159 : : }
160 : :
161 : 0 : static void i8xx_destroy_pages(struct page *page)
162 : : {
163 [ # # ]: 0 : if (page == NULL)
164 : : return;
165 : :
166 : 0 : set_pages_wb(page, 4);
167 : 0 : __free_pages(page, 2);
168 : 0 : atomic_dec(&agp_bridge->current_memory_agp);
169 : : }
170 : : #endif
171 : :
172 : : #define I810_GTT_ORDER 4
173 : 0 : static int i810_setup(void)
174 : : {
175 : 0 : phys_addr_t reg_addr;
176 : 0 : char *gtt_table;
177 : :
178 : : /* i81x does not preallocate the gtt. It's always 64kb in size. */
179 : 0 : gtt_table = alloc_gatt_pages(I810_GTT_ORDER);
180 [ # # ]: 0 : if (gtt_table == NULL)
181 : : return -ENOMEM;
182 : 0 : intel_private.i81x_gtt_table = gtt_table;
183 : :
184 : 0 : reg_addr = pci_resource_start(intel_private.pcidev, I810_MMADR_BAR);
185 : :
186 : 0 : intel_private.registers = ioremap(reg_addr, KB(64));
187 [ # # ]: 0 : if (!intel_private.registers)
188 : : return -ENOMEM;
189 : :
190 : 0 : writel(virt_to_phys(gtt_table) | I810_PGETBL_ENABLED,
191 [ # # ]: 0 : intel_private.registers+I810_PGETBL_CTL);
192 : :
193 : 0 : intel_private.gtt_phys_addr = reg_addr + I810_PTE_BASE;
194 : :
195 : 0 : if ((readl(intel_private.registers+I810_DRAM_CTL)
196 [ # # ]: 0 : & I810_DRAM_ROW_0) == I810_DRAM_ROW_0_SDRAM) {
197 : 0 : dev_info(&intel_private.pcidev->dev,
198 : : "detected 4MB dedicated video ram\n");
199 : 0 : intel_private.num_dcache_entries = 1024;
200 : : }
201 : :
202 : : return 0;
203 : : }
204 : :
205 : 0 : static void i810_cleanup(void)
206 : : {
207 : 0 : writel(0, intel_private.registers+I810_PGETBL_CTL);
208 : 0 : free_gatt_pages(intel_private.i81x_gtt_table, I810_GTT_ORDER);
209 : 0 : }
210 : :
211 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
212 : : static int i810_insert_dcache_entries(struct agp_memory *mem, off_t pg_start,
213 : : int type)
214 : : {
215 : : int i;
216 : :
217 : : if ((pg_start + mem->page_count)
218 : : > intel_private.num_dcache_entries)
219 : : return -EINVAL;
220 : :
221 : : if (!mem->is_flushed)
222 : : global_cache_flush();
223 : :
224 : : for (i = pg_start; i < (pg_start + mem->page_count); i++) {
225 : : dma_addr_t addr = i << PAGE_SHIFT;
226 : : intel_private.driver->write_entry(addr,
227 : : i, type);
228 : : }
229 : : wmb();
230 : :
231 : : return 0;
232 : : }
233 : :
234 : : /*
235 : : * The i810/i830 requires a physical address to program its mouse
236 : : * pointer into hardware.
237 : : * However the Xserver still writes to it through the agp aperture.
238 : : */
239 : : static struct agp_memory *alloc_agpphysmem_i8xx(size_t pg_count, int type)
240 : : {
241 : : struct agp_memory *new;
242 : : struct page *page;
243 : :
244 : : switch (pg_count) {
245 : : case 1: page = agp_bridge->driver->agp_alloc_page(agp_bridge);
246 : : break;
247 : : case 4:
248 : : /* kludge to get 4 physical pages for ARGB cursor */
249 : : page = i8xx_alloc_pages();
250 : : break;
251 : : default:
252 : : return NULL;
253 : : }
254 : :
255 : : if (page == NULL)
256 : : return NULL;
257 : :
258 : : new = agp_create_memory(pg_count);
259 : : if (new == NULL)
260 : : return NULL;
261 : :
262 : : new->pages[0] = page;
263 : : if (pg_count == 4) {
264 : : /* kludge to get 4 physical pages for ARGB cursor */
265 : : new->pages[1] = new->pages[0] + 1;
266 : : new->pages[2] = new->pages[1] + 1;
267 : : new->pages[3] = new->pages[2] + 1;
268 : : }
269 : : new->page_count = pg_count;
270 : : new->num_scratch_pages = pg_count;
271 : : new->type = AGP_PHYS_MEMORY;
272 : : new->physical = page_to_phys(new->pages[0]);
273 : : return new;
274 : : }
275 : :
276 : 0 : static void intel_i810_free_by_type(struct agp_memory *curr)
277 : : {
278 : 0 : agp_free_key(curr->key);
279 [ # # ]: 0 : if (curr->type == AGP_PHYS_MEMORY) {
280 [ # # ]: 0 : if (curr->page_count == 4)
281 : 0 : i8xx_destroy_pages(curr->pages[0]);
282 : : else {
283 : 0 : agp_bridge->driver->agp_destroy_page(curr->pages[0],
284 : : AGP_PAGE_DESTROY_UNMAP);
285 : 0 : agp_bridge->driver->agp_destroy_page(curr->pages[0],
286 : : AGP_PAGE_DESTROY_FREE);
287 : : }
288 : 0 : agp_free_page_array(curr);
289 : : }
290 : 0 : kfree(curr);
291 : 0 : }
292 : : #endif
293 : :
294 : 0 : static int intel_gtt_setup_scratch_page(void)
295 : : {
296 : 0 : struct page *page;
297 : 0 : dma_addr_t dma_addr;
298 : :
299 : 0 : page = alloc_page(GFP_KERNEL | GFP_DMA32 | __GFP_ZERO);
300 [ # # ]: 0 : if (page == NULL)
301 : : return -ENOMEM;
302 : 0 : set_pages_uc(page, 1);
303 : :
304 [ # # ]: 0 : if (intel_private.needs_dmar) {
305 : 0 : dma_addr = pci_map_page(intel_private.pcidev, page, 0,
306 : : PAGE_SIZE, PCI_DMA_BIDIRECTIONAL);
307 : 0 : if (pci_dma_mapping_error(intel_private.pcidev, dma_addr))
308 : : return -EINVAL;
309 : :
310 : 0 : intel_private.scratch_page_dma = dma_addr;
311 : : } else
312 : 0 : intel_private.scratch_page_dma = page_to_phys(page);
313 : :
314 : 0 : intel_private.scratch_page = page;
315 : :
316 : 0 : return 0;
317 : : }
318 : :
319 : 0 : static void i810_write_entry(dma_addr_t addr, unsigned int entry,
320 : : unsigned int flags)
321 : : {
322 : 0 : u32 pte_flags = I810_PTE_VALID;
323 : :
324 [ # # # ]: 0 : switch (flags) {
325 : 0 : case AGP_DCACHE_MEMORY:
326 : 0 : pte_flags |= I810_PTE_LOCAL;
327 : 0 : break;
328 : 0 : case AGP_USER_CACHED_MEMORY:
329 : 0 : pte_flags |= I830_PTE_SYSTEM_CACHED;
330 : 0 : break;
331 : : }
332 : :
333 : 0 : writel_relaxed(addr | pte_flags, intel_private.gtt + entry);
334 : 0 : }
335 : :
336 : 0 : static resource_size_t intel_gtt_stolen_size(void)
337 : : {
338 : 0 : u16 gmch_ctrl;
339 : 0 : u8 rdct;
340 : 0 : int local = 0;
341 : 0 : static const int ddt[4] = { 0, 16, 32, 64 };
342 : 0 : resource_size_t stolen_size = 0;
343 : :
344 [ # # ]: 0 : if (INTEL_GTT_GEN == 1)
345 : : return 0; /* no stolen mem on i81x */
346 : :
347 : 0 : pci_read_config_word(intel_private.bridge_dev,
348 : : I830_GMCH_CTRL, &gmch_ctrl);
349 : :
350 [ # # ]: 0 : if (intel_private.bridge_dev->device == PCI_DEVICE_ID_INTEL_82830_HB ||
351 : : intel_private.bridge_dev->device == PCI_DEVICE_ID_INTEL_82845G_HB) {
352 [ # # # # : 0 : switch (gmch_ctrl & I830_GMCH_GMS_MASK) {
# ]
353 : : case I830_GMCH_GMS_STOLEN_512:
354 : : stolen_size = KB(512);
355 : : break;
356 : : case I830_GMCH_GMS_STOLEN_1024:
357 : : stolen_size = MB(1);
358 : : break;
359 : : case I830_GMCH_GMS_STOLEN_8192:
360 : : stolen_size = MB(8);
361 : : break;
362 : 0 : case I830_GMCH_GMS_LOCAL:
363 : 0 : rdct = readb(intel_private.registers+I830_RDRAM_CHANNEL_TYPE);
364 : 0 : stolen_size = (I830_RDRAM_ND(rdct) + 1) *
365 : 0 : MB(ddt[I830_RDRAM_DDT(rdct)]);
366 : 0 : local = 1;
367 : 0 : break;
368 : : default:
369 : : stolen_size = 0;
370 : : break;
371 : : }
372 : : } else {
373 [ # # # # : 0 : switch (gmch_ctrl & I855_GMCH_GMS_MASK) {
# # # # #
# # # #
# ]
374 : : case I855_GMCH_GMS_STOLEN_1M:
375 : : stolen_size = MB(1);
376 : : break;
377 : : case I855_GMCH_GMS_STOLEN_4M:
378 : : stolen_size = MB(4);
379 : : break;
380 : : case I855_GMCH_GMS_STOLEN_8M:
381 : : stolen_size = MB(8);
382 : : break;
383 : : case I855_GMCH_GMS_STOLEN_16M:
384 : : stolen_size = MB(16);
385 : : break;
386 : : case I855_GMCH_GMS_STOLEN_32M:
387 : : stolen_size = MB(32);
388 : : break;
389 : : case I915_GMCH_GMS_STOLEN_48M:
390 : : stolen_size = MB(48);
391 : : break;
392 : : case I915_GMCH_GMS_STOLEN_64M:
393 : : stolen_size = MB(64);
394 : : break;
395 : : case G33_GMCH_GMS_STOLEN_128M:
396 : : stolen_size = MB(128);
397 : : break;
398 : : case G33_GMCH_GMS_STOLEN_256M:
399 : : stolen_size = MB(256);
400 : : break;
401 : : case INTEL_GMCH_GMS_STOLEN_96M:
402 : : stolen_size = MB(96);
403 : : break;
404 : : case INTEL_GMCH_GMS_STOLEN_160M:
405 : : stolen_size = MB(160);
406 : : break;
407 : : case INTEL_GMCH_GMS_STOLEN_224M:
408 : : stolen_size = MB(224);
409 : : break;
410 : : case INTEL_GMCH_GMS_STOLEN_352M:
411 : : stolen_size = MB(352);
412 : : break;
413 : : default:
414 : : stolen_size = 0;
415 : : break;
416 : : }
417 : : }
418 : :
419 [ # # ]: 0 : if (stolen_size > 0) {
420 [ # # ]: 0 : dev_info(&intel_private.bridge_dev->dev, "detected %lluK %s memory\n",
421 : : (u64)stolen_size / KB(1), local ? "local" : "stolen");
422 : : } else {
423 : 0 : dev_info(&intel_private.bridge_dev->dev,
424 : : "no pre-allocated video memory detected\n");
425 : 0 : stolen_size = 0;
426 : : }
427 : :
428 : : return stolen_size;
429 : : }
430 : :
431 : 0 : static void i965_adjust_pgetbl_size(unsigned int size_flag)
432 : : {
433 : 0 : u32 pgetbl_ctl, pgetbl_ctl2;
434 : :
435 : : /* ensure that ppgtt is disabled */
436 : 0 : pgetbl_ctl2 = readl(intel_private.registers+I965_PGETBL_CTL2);
437 : 0 : pgetbl_ctl2 &= ~I810_PGETBL_ENABLED;
438 : 0 : writel(pgetbl_ctl2, intel_private.registers+I965_PGETBL_CTL2);
439 : :
440 : : /* write the new ggtt size */
441 : 0 : pgetbl_ctl = readl(intel_private.registers+I810_PGETBL_CTL);
442 : 0 : pgetbl_ctl &= ~I965_PGETBL_SIZE_MASK;
443 : 0 : pgetbl_ctl |= size_flag;
444 : 0 : writel(pgetbl_ctl, intel_private.registers+I810_PGETBL_CTL);
445 : 0 : }
446 : :
447 : 0 : static unsigned int i965_gtt_total_entries(void)
448 : : {
449 : 0 : int size;
450 : 0 : u32 pgetbl_ctl;
451 : 0 : u16 gmch_ctl;
452 : :
453 : 0 : pci_read_config_word(intel_private.bridge_dev,
454 : : I830_GMCH_CTRL, &gmch_ctl);
455 : :
456 [ # # ]: 0 : if (INTEL_GTT_GEN == 5) {
457 [ # # # # ]: 0 : switch (gmch_ctl & G4x_GMCH_SIZE_MASK) {
458 : : case G4x_GMCH_SIZE_1M:
459 : : case G4x_GMCH_SIZE_VT_1M:
460 : 0 : i965_adjust_pgetbl_size(I965_PGETBL_SIZE_1MB);
461 : : break;
462 : : case G4x_GMCH_SIZE_VT_1_5M:
463 : 0 : i965_adjust_pgetbl_size(I965_PGETBL_SIZE_1_5MB);
464 : : break;
465 : : case G4x_GMCH_SIZE_2M:
466 : : case G4x_GMCH_SIZE_VT_2M:
467 : 0 : i965_adjust_pgetbl_size(I965_PGETBL_SIZE_2MB);
468 : : break;
469 : : }
470 : 0 : }
471 : :
472 : 0 : pgetbl_ctl = readl(intel_private.registers+I810_PGETBL_CTL);
473 : :
474 [ # # # # : 0 : switch (pgetbl_ctl & I965_PGETBL_SIZE_MASK) {
# # # ]
475 : : case I965_PGETBL_SIZE_128KB:
476 : : size = KB(128);
477 : : break;
478 : 0 : case I965_PGETBL_SIZE_256KB:
479 : 0 : size = KB(256);
480 : 0 : break;
481 : 0 : case I965_PGETBL_SIZE_512KB:
482 : 0 : size = KB(512);
483 : 0 : break;
484 : : /* GTT pagetable sizes bigger than 512KB are not possible on G33! */
485 : 0 : case I965_PGETBL_SIZE_1MB:
486 : 0 : size = KB(1024);
487 : 0 : break;
488 : 0 : case I965_PGETBL_SIZE_2MB:
489 : 0 : size = KB(2048);
490 : 0 : break;
491 : 0 : case I965_PGETBL_SIZE_1_5MB:
492 : 0 : size = KB(1024 + 512);
493 : 0 : break;
494 : 0 : default:
495 : 0 : dev_info(&intel_private.pcidev->dev,
496 : : "unknown page table size, assuming 512KB\n");
497 : 0 : size = KB(512);
498 : : }
499 : :
500 : 0 : return size/4;
501 : : }
502 : :
503 : 0 : static unsigned int intel_gtt_total_entries(void)
504 : : {
505 [ # # # # : 0 : if (IS_G33 || INTEL_GTT_GEN == 4 || INTEL_GTT_GEN == 5)
# # ]
506 : 0 : return i965_gtt_total_entries();
507 : : else {
508 : : /* On previous hardware, the GTT size was just what was
509 : : * required to map the aperture.
510 : : */
511 : 0 : return intel_private.gtt_mappable_entries;
512 : : }
513 : : }
514 : :
515 : 0 : static unsigned int intel_gtt_mappable_entries(void)
516 : : {
517 : 0 : unsigned int aperture_size;
518 : :
519 [ # # ]: 0 : if (INTEL_GTT_GEN == 1) {
520 : 0 : u32 smram_miscc;
521 : :
522 : 0 : pci_read_config_dword(intel_private.bridge_dev,
523 : : I810_SMRAM_MISCC, &smram_miscc);
524 : :
525 [ # # ]: 0 : if ((smram_miscc & I810_GFX_MEM_WIN_SIZE)
526 : : == I810_GFX_MEM_WIN_32M)
527 : : aperture_size = MB(32);
528 : : else
529 : 0 : aperture_size = MB(64);
530 [ # # ]: 0 : } else if (INTEL_GTT_GEN == 2) {
531 : 0 : u16 gmch_ctrl;
532 : :
533 : 0 : pci_read_config_word(intel_private.bridge_dev,
534 : : I830_GMCH_CTRL, &gmch_ctrl);
535 : :
536 [ # # ]: 0 : if ((gmch_ctrl & I830_GMCH_MEM_MASK) == I830_GMCH_MEM_64M)
537 : : aperture_size = MB(64);
538 : : else
539 : 0 : aperture_size = MB(128);
540 : : } else {
541 : : /* 9xx supports large sizes, just look at the length */
542 [ # # # # ]: 0 : aperture_size = pci_resource_len(intel_private.pcidev, 2);
543 : : }
544 : :
545 : 0 : return aperture_size >> PAGE_SHIFT;
546 : : }
547 : :
548 : 0 : static void intel_gtt_teardown_scratch_page(void)
549 : : {
550 : 0 : set_pages_wb(intel_private.scratch_page, 1);
551 [ # # ]: 0 : if (intel_private.needs_dmar)
552 : 0 : pci_unmap_page(intel_private.pcidev,
553 : : intel_private.scratch_page_dma,
554 : : PAGE_SIZE, PCI_DMA_BIDIRECTIONAL);
555 : 0 : __free_page(intel_private.scratch_page);
556 : 0 : }
557 : :
558 : 0 : static void intel_gtt_cleanup(void)
559 : : {
560 : 0 : intel_private.driver->cleanup();
561 : :
562 : 0 : iounmap(intel_private.gtt);
563 : 0 : iounmap(intel_private.registers);
564 : :
565 : 0 : intel_gtt_teardown_scratch_page();
566 : 0 : }
567 : :
568 : : /* Certain Gen5 chipsets require require idling the GPU before
569 : : * unmapping anything from the GTT when VT-d is enabled.
570 : : */
571 : 0 : static inline int needs_ilk_vtd_wa(void)
572 : : {
573 : : #ifdef CONFIG_INTEL_IOMMU
574 : 0 : const unsigned short gpu_devid = intel_private.pcidev->device;
575 : :
576 : : /* Query intel_iommu to see if we need the workaround. Presumably that
577 : : * was loaded first.
578 : : */
579 : 0 : if ((gpu_devid == PCI_DEVICE_ID_INTEL_IRONLAKE_D_IG ||
580 [ # # ]: 0 : gpu_devid == PCI_DEVICE_ID_INTEL_IRONLAKE_M_IG) &&
581 : : intel_iommu_gfx_mapped)
582 : : return 1;
583 : : #endif
584 : : return 0;
585 : : }
586 : :
587 : 0 : static bool intel_gtt_can_wc(void)
588 : : {
589 : 0 : if (INTEL_GTT_GEN <= 2)
590 : : return false;
591 : :
592 [ # # ]: 0 : if (INTEL_GTT_GEN >= 6)
593 : : return false;
594 : :
595 : : /* Reports of major corruption with ILK vt'd enabled */
596 [ # # ]: 0 : if (needs_ilk_vtd_wa())
597 : : return false;
598 : :
599 : : return true;
600 : : }
601 : :
602 : 0 : static int intel_gtt_init(void)
603 : : {
604 : 0 : u32 gtt_map_size;
605 : 0 : int ret, bar;
606 : :
607 : 0 : ret = intel_private.driver->setup();
608 [ # # ]: 0 : if (ret != 0)
609 : : return ret;
610 : :
611 : 0 : intel_private.gtt_mappable_entries = intel_gtt_mappable_entries();
612 : 0 : intel_private.gtt_total_entries = intel_gtt_total_entries();
613 : :
614 : : /* save the PGETBL reg for resume */
615 : 0 : intel_private.PGETBL_save =
616 : 0 : readl(intel_private.registers+I810_PGETBL_CTL)
617 : 0 : & ~I810_PGETBL_ENABLED;
618 : : /* we only ever restore the register when enabling the PGTBL... */
619 [ # # ]: 0 : if (HAS_PGTBL_EN)
620 : 0 : intel_private.PGETBL_save |= I810_PGETBL_ENABLED;
621 : :
622 : 0 : dev_info(&intel_private.bridge_dev->dev,
623 : : "detected gtt size: %dK total, %dK mappable\n",
624 : : intel_private.gtt_total_entries * 4,
625 : : intel_private.gtt_mappable_entries * 4);
626 : :
627 : 0 : gtt_map_size = intel_private.gtt_total_entries * 4;
628 : :
629 : 0 : intel_private.gtt = NULL;
630 [ # # ]: 0 : if (intel_gtt_can_wc())
631 : 0 : intel_private.gtt = ioremap_wc(intel_private.gtt_phys_addr,
632 : : gtt_map_size);
633 [ # # ]: 0 : if (intel_private.gtt == NULL)
634 : 0 : intel_private.gtt = ioremap(intel_private.gtt_phys_addr,
635 : : gtt_map_size);
636 [ # # ]: 0 : if (intel_private.gtt == NULL) {
637 : 0 : intel_private.driver->cleanup();
638 : 0 : iounmap(intel_private.registers);
639 : 0 : return -ENOMEM;
640 : : }
641 : :
642 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
643 : 0 : global_cache_flush(); /* FIXME: ? */
644 : : #endif
645 : :
646 : 0 : intel_private.stolen_size = intel_gtt_stolen_size();
647 : :
648 : 0 : intel_private.needs_dmar = USE_PCI_DMA_API && INTEL_GTT_GEN > 2;
649 : :
650 : 0 : ret = intel_gtt_setup_scratch_page();
651 [ # # ]: 0 : if (ret != 0) {
652 : 0 : intel_gtt_cleanup();
653 : 0 : return ret;
654 : : }
655 : :
656 [ # # ]: 0 : if (INTEL_GTT_GEN <= 2)
657 : : bar = I810_GMADR_BAR;
658 : : else
659 : 0 : bar = I915_GMADR_BAR;
660 : :
661 : 0 : intel_private.gma_bus_addr = pci_bus_address(intel_private.pcidev, bar);
662 : 0 : return 0;
663 : : }
664 : :
665 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
666 : : static const struct aper_size_info_fixed intel_fake_agp_sizes[] = {
667 : : {32, 8192, 3},
668 : : {64, 16384, 4},
669 : : {128, 32768, 5},
670 : : {256, 65536, 6},
671 : : {512, 131072, 7},
672 : : };
673 : :
674 : 0 : static int intel_fake_agp_fetch_size(void)
675 : : {
676 : 0 : int num_sizes = ARRAY_SIZE(intel_fake_agp_sizes);
677 : 0 : unsigned int aper_size;
678 : 0 : int i;
679 : :
680 : 0 : aper_size = (intel_private.gtt_mappable_entries << PAGE_SHIFT) / MB(1);
681 : :
682 [ # # ]: 0 : for (i = 0; i < num_sizes; i++) {
683 [ # # ]: 0 : if (aper_size == intel_fake_agp_sizes[i].size) {
684 : 0 : agp_bridge->current_size =
685 : 0 : (void *) (intel_fake_agp_sizes + i);
686 : 0 : return aper_size;
687 : : }
688 : : }
689 : :
690 : : return 0;
691 : : }
692 : : #endif
693 : :
694 : 0 : static void i830_cleanup(void)
695 : : {
696 : 0 : }
697 : :
698 : : /* The chipset_flush interface needs to get data that has already been
699 : : * flushed out of the CPU all the way out to main memory, because the GPU
700 : : * doesn't snoop those buffers.
701 : : *
702 : : * The 8xx series doesn't have the same lovely interface for flushing the
703 : : * chipset write buffers that the later chips do. According to the 865
704 : : * specs, it's 64 octwords, or 1KB. So, to get those previous things in
705 : : * that buffer out, we just fill 1KB and clflush it out, on the assumption
706 : : * that it'll push whatever was in there out. It appears to work.
707 : : */
708 : 0 : static void i830_chipset_flush(void)
709 : : {
710 : 0 : unsigned long timeout = jiffies + msecs_to_jiffies(1000);
711 : :
712 : : /* Forcibly evict everything from the CPU write buffers.
713 : : * clflush appears to be insufficient.
714 : : */
715 : 0 : wbinvd_on_all_cpus();
716 : :
717 : : /* Now we've only seen documents for this magic bit on 855GM,
718 : : * we hope it exists for the other gen2 chipsets...
719 : : *
720 : : * Also works as advertised on my 845G.
721 : : */
722 : 0 : writel(readl(intel_private.registers+I830_HIC) | (1<<31),
723 : 0 : intel_private.registers+I830_HIC);
724 : :
725 [ # # ]: 0 : while (readl(intel_private.registers+I830_HIC) & (1<<31)) {
726 [ # # ]: 0 : if (time_after(jiffies, timeout))
727 : : break;
728 : :
729 : 0 : udelay(50);
730 : : }
731 : 0 : }
732 : :
733 : 0 : static void i830_write_entry(dma_addr_t addr, unsigned int entry,
734 : : unsigned int flags)
735 : : {
736 : 0 : u32 pte_flags = I810_PTE_VALID;
737 : :
738 [ # # ]: 0 : if (flags == AGP_USER_CACHED_MEMORY)
739 : 0 : pte_flags |= I830_PTE_SYSTEM_CACHED;
740 : :
741 : 0 : writel_relaxed(addr | pte_flags, intel_private.gtt + entry);
742 : 0 : }
743 : :
744 : 0 : bool intel_enable_gtt(void)
745 : : {
746 : 0 : u8 __iomem *reg;
747 : :
748 [ # # ]: 0 : if (INTEL_GTT_GEN == 2) {
749 : 0 : u16 gmch_ctrl;
750 : :
751 : 0 : pci_read_config_word(intel_private.bridge_dev,
752 : : I830_GMCH_CTRL, &gmch_ctrl);
753 : 0 : gmch_ctrl |= I830_GMCH_ENABLED;
754 : 0 : pci_write_config_word(intel_private.bridge_dev,
755 : : I830_GMCH_CTRL, gmch_ctrl);
756 : :
757 : 0 : pci_read_config_word(intel_private.bridge_dev,
758 : : I830_GMCH_CTRL, &gmch_ctrl);
759 [ # # ]: 0 : if ((gmch_ctrl & I830_GMCH_ENABLED) == 0) {
760 : 0 : dev_err(&intel_private.pcidev->dev,
761 : : "failed to enable the GTT: GMCH_CTRL=%x\n",
762 : : gmch_ctrl);
763 : 0 : return false;
764 : : }
765 : : }
766 : :
767 : : /* On the resume path we may be adjusting the PGTBL value, so
768 : : * be paranoid and flush all chipset write buffers...
769 : : */
770 [ # # ]: 0 : if (INTEL_GTT_GEN >= 3)
771 : 0 : writel(0, intel_private.registers+GFX_FLSH_CNTL);
772 : :
773 : 0 : reg = intel_private.registers+I810_PGETBL_CTL;
774 : 0 : writel(intel_private.PGETBL_save, reg);
775 [ # # # # ]: 0 : if (HAS_PGTBL_EN && (readl(reg) & I810_PGETBL_ENABLED) == 0) {
776 : 0 : dev_err(&intel_private.pcidev->dev,
777 : : "failed to enable the GTT: PGETBL=%x [expected %x]\n",
778 : : readl(reg), intel_private.PGETBL_save);
779 : 0 : return false;
780 : : }
781 : :
782 [ # # ]: 0 : if (INTEL_GTT_GEN >= 3)
783 : 0 : writel(0, intel_private.registers+GFX_FLSH_CNTL);
784 : :
785 : : return true;
786 : : }
787 : : EXPORT_SYMBOL(intel_enable_gtt);
788 : :
789 : 0 : static int i830_setup(void)
790 : : {
791 : 0 : phys_addr_t reg_addr;
792 : :
793 : 0 : reg_addr = pci_resource_start(intel_private.pcidev, I810_MMADR_BAR);
794 : :
795 : 0 : intel_private.registers = ioremap(reg_addr, KB(64));
796 [ # # ]: 0 : if (!intel_private.registers)
797 : : return -ENOMEM;
798 : :
799 : 0 : intel_private.gtt_phys_addr = reg_addr + I810_PTE_BASE;
800 : :
801 : 0 : return 0;
802 : : }
803 : :
804 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
805 : 0 : static int intel_fake_agp_create_gatt_table(struct agp_bridge_data *bridge)
806 : : {
807 : 0 : agp_bridge->gatt_table_real = NULL;
808 : 0 : agp_bridge->gatt_table = NULL;
809 : 0 : agp_bridge->gatt_bus_addr = 0;
810 : :
811 : 0 : return 0;
812 : : }
813 : :
814 : 0 : static int intel_fake_agp_free_gatt_table(struct agp_bridge_data *bridge)
815 : : {
816 : 0 : return 0;
817 : : }
818 : :
819 : 0 : static int intel_fake_agp_configure(void)
820 : : {
821 [ # # ]: 0 : if (!intel_enable_gtt())
822 : : return -EIO;
823 : :
824 : 0 : intel_private.clear_fake_agp = true;
825 : 0 : agp_bridge->gart_bus_addr = intel_private.gma_bus_addr;
826 : :
827 : 0 : return 0;
828 : : }
829 : : #endif
830 : :
831 : 0 : static bool i830_check_flags(unsigned int flags)
832 : : {
833 [ # # ]: 0 : switch (flags) {
834 : : case 0:
835 : : case AGP_PHYS_MEMORY:
836 : : case AGP_USER_CACHED_MEMORY:
837 : : case AGP_USER_MEMORY:
838 : : return true;
839 : : }
840 : :
841 : 0 : return false;
842 : : }
843 : :
844 : 0 : void intel_gtt_insert_page(dma_addr_t addr,
845 : : unsigned int pg,
846 : : unsigned int flags)
847 : : {
848 : 0 : intel_private.driver->write_entry(addr, pg, flags);
849 [ # # ]: 0 : if (intel_private.driver->chipset_flush)
850 : 0 : intel_private.driver->chipset_flush();
851 : 0 : }
852 : : EXPORT_SYMBOL(intel_gtt_insert_page);
853 : :
854 : 0 : void intel_gtt_insert_sg_entries(struct sg_table *st,
855 : : unsigned int pg_start,
856 : : unsigned int flags)
857 : : {
858 : 0 : struct scatterlist *sg;
859 : 0 : unsigned int len, m;
860 : 0 : int i, j;
861 : :
862 : 0 : j = pg_start;
863 : :
864 : : /* sg may merge pages, but we have to separate
865 : : * per-page addr for GTT */
866 [ # # ]: 0 : for_each_sg(st->sgl, sg, st->nents, i) {
867 : 0 : len = sg_dma_len(sg) >> PAGE_SHIFT;
868 [ # # ]: 0 : for (m = 0; m < len; m++) {
869 : 0 : dma_addr_t addr = sg_dma_address(sg) + (m << PAGE_SHIFT);
870 : 0 : intel_private.driver->write_entry(addr, j, flags);
871 : 0 : j++;
872 : : }
873 : : }
874 : 0 : wmb();
875 [ # # ]: 0 : if (intel_private.driver->chipset_flush)
876 : 0 : intel_private.driver->chipset_flush();
877 : 0 : }
878 : : EXPORT_SYMBOL(intel_gtt_insert_sg_entries);
879 : :
880 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
881 : 0 : static void intel_gtt_insert_pages(unsigned int first_entry,
882 : : unsigned int num_entries,
883 : : struct page **pages,
884 : : unsigned int flags)
885 : : {
886 : 0 : int i, j;
887 : :
888 [ # # ]: 0 : for (i = 0, j = first_entry; i < num_entries; i++, j++) {
889 : 0 : dma_addr_t addr = page_to_phys(pages[i]);
890 : 0 : intel_private.driver->write_entry(addr,
891 : : j, flags);
892 : : }
893 : 0 : wmb();
894 : 0 : }
895 : :
896 : 0 : static int intel_fake_agp_insert_entries(struct agp_memory *mem,
897 : : off_t pg_start, int type)
898 : : {
899 : 0 : int ret = -EINVAL;
900 : :
901 [ # # ]: 0 : if (intel_private.clear_fake_agp) {
902 : 0 : int start = intel_private.stolen_size / PAGE_SIZE;
903 : 0 : int end = intel_private.gtt_mappable_entries;
904 : 0 : intel_gtt_clear_range(start, end - start);
905 : 0 : intel_private.clear_fake_agp = false;
906 : : }
907 : :
908 [ # # # # ]: 0 : if (INTEL_GTT_GEN == 1 && type == AGP_DCACHE_MEMORY)
909 : 0 : return i810_insert_dcache_entries(mem, pg_start, type);
910 : :
911 [ # # ]: 0 : if (mem->page_count == 0)
912 : 0 : goto out;
913 : :
914 [ # # ]: 0 : if (pg_start + mem->page_count > intel_private.gtt_total_entries)
915 : 0 : goto out_err;
916 : :
917 [ # # ]: 0 : if (type != mem->type)
918 : 0 : goto out_err;
919 : :
920 [ # # ]: 0 : if (!intel_private.driver->check_flags(type))
921 : 0 : goto out_err;
922 : :
923 [ # # ]: 0 : if (!mem->is_flushed)
924 : 0 : global_cache_flush();
925 : :
926 [ # # ]: 0 : if (intel_private.needs_dmar) {
927 : 0 : struct sg_table st;
928 : :
929 : 0 : ret = intel_gtt_map_memory(mem->pages, mem->page_count, &st);
930 [ # # ]: 0 : if (ret != 0)
931 : 0 : return ret;
932 : :
933 : 0 : intel_gtt_insert_sg_entries(&st, pg_start, type);
934 : 0 : mem->sg_list = st.sgl;
935 : 0 : mem->num_sg = st.nents;
936 : : } else
937 : 0 : intel_gtt_insert_pages(pg_start, mem->page_count, mem->pages,
938 : : type);
939 : :
940 : : out:
941 : : ret = 0;
942 : 0 : out_err:
943 : 0 : mem->is_flushed = true;
944 : 0 : return ret;
945 : : }
946 : : #endif
947 : :
948 : 0 : void intel_gtt_clear_range(unsigned int first_entry, unsigned int num_entries)
949 : : {
950 : 0 : unsigned int i;
951 : :
952 [ # # # # : 0 : for (i = first_entry; i < (first_entry + num_entries); i++) {
# # ]
953 : 0 : intel_private.driver->write_entry(intel_private.scratch_page_dma,
954 : : i, 0);
955 : : }
956 : 0 : wmb();
957 : 0 : }
958 : : EXPORT_SYMBOL(intel_gtt_clear_range);
959 : :
960 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
961 : 0 : static int intel_fake_agp_remove_entries(struct agp_memory *mem,
962 : : off_t pg_start, int type)
963 : : {
964 [ # # ]: 0 : if (mem->page_count == 0)
965 : : return 0;
966 : :
967 : 0 : intel_gtt_clear_range(pg_start, mem->page_count);
968 : :
969 [ # # ]: 0 : if (intel_private.needs_dmar) {
970 : 0 : intel_gtt_unmap_memory(mem->sg_list, mem->num_sg);
971 : 0 : mem->sg_list = NULL;
972 : 0 : mem->num_sg = 0;
973 : : }
974 : :
975 : : return 0;
976 : : }
977 : :
978 : 0 : static struct agp_memory *intel_fake_agp_alloc_by_type(size_t pg_count,
979 : : int type)
980 : : {
981 : 0 : struct agp_memory *new;
982 : :
983 [ # # # # ]: 0 : if (type == AGP_DCACHE_MEMORY && INTEL_GTT_GEN == 1) {
984 [ # # ]: 0 : if (pg_count != intel_private.num_dcache_entries)
985 : : return NULL;
986 : :
987 : 0 : new = agp_create_memory(1);
988 [ # # ]: 0 : if (new == NULL)
989 : : return NULL;
990 : :
991 : 0 : new->type = AGP_DCACHE_MEMORY;
992 : 0 : new->page_count = pg_count;
993 : 0 : new->num_scratch_pages = 0;
994 : 0 : agp_free_page_array(new);
995 : 0 : return new;
996 : : }
997 [ # # ]: 0 : if (type == AGP_PHYS_MEMORY)
998 : 0 : return alloc_agpphysmem_i8xx(pg_count, type);
999 : : /* always return NULL for other allocation types for now */
1000 : : return NULL;
1001 : : }
1002 : : #endif
1003 : :
1004 : 0 : static int intel_alloc_chipset_flush_resource(void)
1005 : : {
1006 : 0 : int ret;
1007 : 0 : ret = pci_bus_alloc_resource(intel_private.bridge_dev->bus, &intel_private.ifp_resource, PAGE_SIZE,
1008 : : PAGE_SIZE, PCIBIOS_MIN_MEM, 0,
1009 : 0 : pcibios_align_resource, intel_private.bridge_dev);
1010 : :
1011 : 0 : return ret;
1012 : : }
1013 : :
1014 : 0 : static void intel_i915_setup_chipset_flush(void)
1015 : : {
1016 : 0 : int ret;
1017 : 0 : u32 temp;
1018 : :
1019 : 0 : pci_read_config_dword(intel_private.bridge_dev, I915_IFPADDR, &temp);
1020 [ # # ]: 0 : if (!(temp & 0x1)) {
1021 : 0 : intel_alloc_chipset_flush_resource();
1022 : 0 : intel_private.resource_valid = 1;
1023 : 0 : pci_write_config_dword(intel_private.bridge_dev, I915_IFPADDR, (intel_private.ifp_resource.start & 0xffffffff) | 0x1);
1024 : : } else {
1025 : 0 : temp &= ~1;
1026 : :
1027 : 0 : intel_private.resource_valid = 1;
1028 : 0 : intel_private.ifp_resource.start = temp;
1029 : 0 : intel_private.ifp_resource.end = temp + PAGE_SIZE;
1030 : 0 : ret = request_resource(&iomem_resource, &intel_private.ifp_resource);
1031 : : /* some BIOSes reserve this area in a pnp some don't */
1032 [ # # ]: 0 : if (ret)
1033 : 0 : intel_private.resource_valid = 0;
1034 : : }
1035 : 0 : }
1036 : :
1037 : 0 : static void intel_i965_g33_setup_chipset_flush(void)
1038 : : {
1039 : 0 : u32 temp_hi, temp_lo;
1040 : 0 : int ret;
1041 : :
1042 : 0 : pci_read_config_dword(intel_private.bridge_dev, I965_IFPADDR + 4, &temp_hi);
1043 : 0 : pci_read_config_dword(intel_private.bridge_dev, I965_IFPADDR, &temp_lo);
1044 : :
1045 [ # # ]: 0 : if (!(temp_lo & 0x1)) {
1046 : :
1047 : 0 : intel_alloc_chipset_flush_resource();
1048 : :
1049 : 0 : intel_private.resource_valid = 1;
1050 : 0 : pci_write_config_dword(intel_private.bridge_dev, I965_IFPADDR + 4,
1051 : 0 : upper_32_bits(intel_private.ifp_resource.start));
1052 : 0 : pci_write_config_dword(intel_private.bridge_dev, I965_IFPADDR, (intel_private.ifp_resource.start & 0xffffffff) | 0x1);
1053 : : } else {
1054 : 0 : u64 l64;
1055 : :
1056 : 0 : temp_lo &= ~0x1;
1057 : 0 : l64 = ((u64)temp_hi << 32) | temp_lo;
1058 : :
1059 : 0 : intel_private.resource_valid = 1;
1060 : 0 : intel_private.ifp_resource.start = l64;
1061 : 0 : intel_private.ifp_resource.end = l64 + PAGE_SIZE;
1062 : 0 : ret = request_resource(&iomem_resource, &intel_private.ifp_resource);
1063 : : /* some BIOSes reserve this area in a pnp some don't */
1064 [ # # ]: 0 : if (ret)
1065 : 0 : intel_private.resource_valid = 0;
1066 : : }
1067 : 0 : }
1068 : :
1069 : 0 : static void intel_i9xx_setup_flush(void)
1070 : : {
1071 : : /* return if already configured */
1072 [ # # ]: 0 : if (intel_private.ifp_resource.start)
1073 : : return;
1074 : :
1075 [ # # ]: 0 : if (INTEL_GTT_GEN == 6)
1076 : : return;
1077 : :
1078 : : /* setup a resource for this object */
1079 : 0 : intel_private.ifp_resource.name = "Intel Flush Page";
1080 : 0 : intel_private.ifp_resource.flags = IORESOURCE_MEM;
1081 : :
1082 : : /* Setup chipset flush for 915 */
1083 [ # # # # ]: 0 : if (IS_G33 || INTEL_GTT_GEN >= 4) {
1084 : 0 : intel_i965_g33_setup_chipset_flush();
1085 : : } else {
1086 : 0 : intel_i915_setup_chipset_flush();
1087 : : }
1088 : :
1089 [ # # ]: 0 : if (intel_private.ifp_resource.start)
1090 : 0 : intel_private.i9xx_flush_page = ioremap(intel_private.ifp_resource.start, PAGE_SIZE);
1091 [ # # ]: 0 : if (!intel_private.i9xx_flush_page)
1092 : 0 : dev_err(&intel_private.pcidev->dev,
1093 : : "can't ioremap flush page - no chipset flushing\n");
1094 : : }
1095 : :
1096 : 0 : static void i9xx_cleanup(void)
1097 : : {
1098 [ # # ]: 0 : if (intel_private.i9xx_flush_page)
1099 : 0 : iounmap(intel_private.i9xx_flush_page);
1100 [ # # ]: 0 : if (intel_private.resource_valid)
1101 : 0 : release_resource(&intel_private.ifp_resource);
1102 : 0 : intel_private.ifp_resource.start = 0;
1103 : 0 : intel_private.resource_valid = 0;
1104 : 0 : }
1105 : :
1106 : 0 : static void i9xx_chipset_flush(void)
1107 : : {
1108 [ # # ]: 0 : if (intel_private.i9xx_flush_page)
1109 : 0 : writel(1, intel_private.i9xx_flush_page);
1110 : 0 : }
1111 : :
1112 : 0 : static void i965_write_entry(dma_addr_t addr,
1113 : : unsigned int entry,
1114 : : unsigned int flags)
1115 : : {
1116 : 0 : u32 pte_flags;
1117 : :
1118 : 0 : pte_flags = I810_PTE_VALID;
1119 [ # # ]: 0 : if (flags == AGP_USER_CACHED_MEMORY)
1120 : 0 : pte_flags |= I830_PTE_SYSTEM_CACHED;
1121 : :
1122 : : /* Shift high bits down */
1123 : 0 : addr |= (addr >> 28) & 0xf0;
1124 : 0 : writel_relaxed(addr | pte_flags, intel_private.gtt + entry);
1125 : 0 : }
1126 : :
1127 : 0 : static int i9xx_setup(void)
1128 : : {
1129 : 0 : phys_addr_t reg_addr;
1130 : 0 : int size = KB(512);
1131 : :
1132 : 0 : reg_addr = pci_resource_start(intel_private.pcidev, I915_MMADR_BAR);
1133 : :
1134 : 0 : intel_private.registers = ioremap(reg_addr, size);
1135 [ # # ]: 0 : if (!intel_private.registers)
1136 : : return -ENOMEM;
1137 : :
1138 [ # # # ]: 0 : switch (INTEL_GTT_GEN) {
1139 : 0 : case 3:
1140 : 0 : intel_private.gtt_phys_addr =
1141 : 0 : pci_resource_start(intel_private.pcidev, I915_PTE_BAR);
1142 : 0 : break;
1143 : 0 : case 5:
1144 : 0 : intel_private.gtt_phys_addr = reg_addr + MB(2);
1145 : 0 : break;
1146 : 0 : default:
1147 : 0 : intel_private.gtt_phys_addr = reg_addr + KB(512);
1148 : 0 : break;
1149 : : }
1150 : :
1151 : 0 : intel_i9xx_setup_flush();
1152 : :
1153 : 0 : return 0;
1154 : : }
1155 : :
1156 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
1157 : : static const struct agp_bridge_driver intel_fake_agp_driver = {
1158 : : .owner = THIS_MODULE,
1159 : : .size_type = FIXED_APER_SIZE,
1160 : : .aperture_sizes = intel_fake_agp_sizes,
1161 : : .num_aperture_sizes = ARRAY_SIZE(intel_fake_agp_sizes),
1162 : : .configure = intel_fake_agp_configure,
1163 : : .fetch_size = intel_fake_agp_fetch_size,
1164 : : .cleanup = intel_gtt_cleanup,
1165 : : .agp_enable = intel_fake_agp_enable,
1166 : : .cache_flush = global_cache_flush,
1167 : : .create_gatt_table = intel_fake_agp_create_gatt_table,
1168 : : .free_gatt_table = intel_fake_agp_free_gatt_table,
1169 : : .insert_memory = intel_fake_agp_insert_entries,
1170 : : .remove_memory = intel_fake_agp_remove_entries,
1171 : : .alloc_by_type = intel_fake_agp_alloc_by_type,
1172 : : .free_by_type = intel_i810_free_by_type,
1173 : : .agp_alloc_page = agp_generic_alloc_page,
1174 : : .agp_alloc_pages = agp_generic_alloc_pages,
1175 : : .agp_destroy_page = agp_generic_destroy_page,
1176 : : .agp_destroy_pages = agp_generic_destroy_pages,
1177 : : };
1178 : : #endif
1179 : :
1180 : : static const struct intel_gtt_driver i81x_gtt_driver = {
1181 : : .gen = 1,
1182 : : .has_pgtbl_enable = 1,
1183 : : .dma_mask_size = 32,
1184 : : .setup = i810_setup,
1185 : : .cleanup = i810_cleanup,
1186 : : .check_flags = i830_check_flags,
1187 : : .write_entry = i810_write_entry,
1188 : : };
1189 : : static const struct intel_gtt_driver i8xx_gtt_driver = {
1190 : : .gen = 2,
1191 : : .has_pgtbl_enable = 1,
1192 : : .setup = i830_setup,
1193 : : .cleanup = i830_cleanup,
1194 : : .write_entry = i830_write_entry,
1195 : : .dma_mask_size = 32,
1196 : : .check_flags = i830_check_flags,
1197 : : .chipset_flush = i830_chipset_flush,
1198 : : };
1199 : : static const struct intel_gtt_driver i915_gtt_driver = {
1200 : : .gen = 3,
1201 : : .has_pgtbl_enable = 1,
1202 : : .setup = i9xx_setup,
1203 : : .cleanup = i9xx_cleanup,
1204 : : /* i945 is the last gpu to need phys mem (for overlay and cursors). */
1205 : : .write_entry = i830_write_entry,
1206 : : .dma_mask_size = 32,
1207 : : .check_flags = i830_check_flags,
1208 : : .chipset_flush = i9xx_chipset_flush,
1209 : : };
1210 : : static const struct intel_gtt_driver g33_gtt_driver = {
1211 : : .gen = 3,
1212 : : .is_g33 = 1,
1213 : : .setup = i9xx_setup,
1214 : : .cleanup = i9xx_cleanup,
1215 : : .write_entry = i965_write_entry,
1216 : : .dma_mask_size = 36,
1217 : : .check_flags = i830_check_flags,
1218 : : .chipset_flush = i9xx_chipset_flush,
1219 : : };
1220 : : static const struct intel_gtt_driver pineview_gtt_driver = {
1221 : : .gen = 3,
1222 : : .is_pineview = 1, .is_g33 = 1,
1223 : : .setup = i9xx_setup,
1224 : : .cleanup = i9xx_cleanup,
1225 : : .write_entry = i965_write_entry,
1226 : : .dma_mask_size = 36,
1227 : : .check_flags = i830_check_flags,
1228 : : .chipset_flush = i9xx_chipset_flush,
1229 : : };
1230 : : static const struct intel_gtt_driver i965_gtt_driver = {
1231 : : .gen = 4,
1232 : : .has_pgtbl_enable = 1,
1233 : : .setup = i9xx_setup,
1234 : : .cleanup = i9xx_cleanup,
1235 : : .write_entry = i965_write_entry,
1236 : : .dma_mask_size = 36,
1237 : : .check_flags = i830_check_flags,
1238 : : .chipset_flush = i9xx_chipset_flush,
1239 : : };
1240 : : static const struct intel_gtt_driver g4x_gtt_driver = {
1241 : : .gen = 5,
1242 : : .setup = i9xx_setup,
1243 : : .cleanup = i9xx_cleanup,
1244 : : .write_entry = i965_write_entry,
1245 : : .dma_mask_size = 36,
1246 : : .check_flags = i830_check_flags,
1247 : : .chipset_flush = i9xx_chipset_flush,
1248 : : };
1249 : : static const struct intel_gtt_driver ironlake_gtt_driver = {
1250 : : .gen = 5,
1251 : : .is_ironlake = 1,
1252 : : .setup = i9xx_setup,
1253 : : .cleanup = i9xx_cleanup,
1254 : : .write_entry = i965_write_entry,
1255 : : .dma_mask_size = 36,
1256 : : .check_flags = i830_check_flags,
1257 : : .chipset_flush = i9xx_chipset_flush,
1258 : : };
1259 : :
1260 : : /* Table to describe Intel GMCH and AGP/PCIE GART drivers. At least one of
1261 : : * driver and gmch_driver must be non-null, and find_gmch will determine
1262 : : * which one should be used if a gmch_chip_id is present.
1263 : : */
1264 : : static const struct intel_gtt_driver_description {
1265 : : unsigned int gmch_chip_id;
1266 : : char *name;
1267 : : const struct intel_gtt_driver *gtt_driver;
1268 : : } intel_gtt_chipsets[] = {
1269 : : { PCI_DEVICE_ID_INTEL_82810_IG1, "i810",
1270 : : &i81x_gtt_driver},
1271 : : { PCI_DEVICE_ID_INTEL_82810_IG3, "i810",
1272 : : &i81x_gtt_driver},
1273 : : { PCI_DEVICE_ID_INTEL_82810E_IG, "i810",
1274 : : &i81x_gtt_driver},
1275 : : { PCI_DEVICE_ID_INTEL_82815_CGC, "i815",
1276 : : &i81x_gtt_driver},
1277 : : { PCI_DEVICE_ID_INTEL_82830_CGC, "830M",
1278 : : &i8xx_gtt_driver},
1279 : : { PCI_DEVICE_ID_INTEL_82845G_IG, "845G",
1280 : : &i8xx_gtt_driver},
1281 : : { PCI_DEVICE_ID_INTEL_82854_IG, "854",
1282 : : &i8xx_gtt_driver},
1283 : : { PCI_DEVICE_ID_INTEL_82855GM_IG, "855GM",
1284 : : &i8xx_gtt_driver},
1285 : : { PCI_DEVICE_ID_INTEL_82865_IG, "865",
1286 : : &i8xx_gtt_driver},
1287 : : { PCI_DEVICE_ID_INTEL_E7221_IG, "E7221 (i915)",
1288 : : &i915_gtt_driver },
1289 : : { PCI_DEVICE_ID_INTEL_82915G_IG, "915G",
1290 : : &i915_gtt_driver },
1291 : : { PCI_DEVICE_ID_INTEL_82915GM_IG, "915GM",
1292 : : &i915_gtt_driver },
1293 : : { PCI_DEVICE_ID_INTEL_82945G_IG, "945G",
1294 : : &i915_gtt_driver },
1295 : : { PCI_DEVICE_ID_INTEL_82945GM_IG, "945GM",
1296 : : &i915_gtt_driver },
1297 : : { PCI_DEVICE_ID_INTEL_82945GME_IG, "945GME",
1298 : : &i915_gtt_driver },
1299 : : { PCI_DEVICE_ID_INTEL_82946GZ_IG, "946GZ",
1300 : : &i965_gtt_driver },
1301 : : { PCI_DEVICE_ID_INTEL_82G35_IG, "G35",
1302 : : &i965_gtt_driver },
1303 : : { PCI_DEVICE_ID_INTEL_82965Q_IG, "965Q",
1304 : : &i965_gtt_driver },
1305 : : { PCI_DEVICE_ID_INTEL_82965G_IG, "965G",
1306 : : &i965_gtt_driver },
1307 : : { PCI_DEVICE_ID_INTEL_82965GM_IG, "965GM",
1308 : : &i965_gtt_driver },
1309 : : { PCI_DEVICE_ID_INTEL_82965GME_IG, "965GME/GLE",
1310 : : &i965_gtt_driver },
1311 : : { PCI_DEVICE_ID_INTEL_G33_IG, "G33",
1312 : : &g33_gtt_driver },
1313 : : { PCI_DEVICE_ID_INTEL_Q35_IG, "Q35",
1314 : : &g33_gtt_driver },
1315 : : { PCI_DEVICE_ID_INTEL_Q33_IG, "Q33",
1316 : : &g33_gtt_driver },
1317 : : { PCI_DEVICE_ID_INTEL_PINEVIEW_M_IG, "GMA3150",
1318 : : &pineview_gtt_driver },
1319 : : { PCI_DEVICE_ID_INTEL_PINEVIEW_IG, "GMA3150",
1320 : : &pineview_gtt_driver },
1321 : : { PCI_DEVICE_ID_INTEL_GM45_IG, "GM45",
1322 : : &g4x_gtt_driver },
1323 : : { PCI_DEVICE_ID_INTEL_EAGLELAKE_IG, "Eaglelake",
1324 : : &g4x_gtt_driver },
1325 : : { PCI_DEVICE_ID_INTEL_Q45_IG, "Q45/Q43",
1326 : : &g4x_gtt_driver },
1327 : : { PCI_DEVICE_ID_INTEL_G45_IG, "G45/G43",
1328 : : &g4x_gtt_driver },
1329 : : { PCI_DEVICE_ID_INTEL_B43_IG, "B43",
1330 : : &g4x_gtt_driver },
1331 : : { PCI_DEVICE_ID_INTEL_B43_1_IG, "B43",
1332 : : &g4x_gtt_driver },
1333 : : { PCI_DEVICE_ID_INTEL_G41_IG, "G41",
1334 : : &g4x_gtt_driver },
1335 : : { PCI_DEVICE_ID_INTEL_IRONLAKE_D_IG,
1336 : : "HD Graphics", &ironlake_gtt_driver },
1337 : : { PCI_DEVICE_ID_INTEL_IRONLAKE_M_IG,
1338 : : "HD Graphics", &ironlake_gtt_driver },
1339 : : { 0, NULL, NULL }
1340 : : };
1341 : :
1342 : 385 : static int find_gmch(u16 device)
1343 : : {
1344 : 385 : struct pci_dev *gmch_device;
1345 : :
1346 : 385 : gmch_device = pci_get_device(PCI_VENDOR_ID_INTEL, device, NULL);
1347 [ - + - - ]: 385 : if (gmch_device && PCI_FUNC(gmch_device->devfn) != 0) {
1348 : 0 : gmch_device = pci_get_device(PCI_VENDOR_ID_INTEL,
1349 : : device, gmch_device);
1350 : : }
1351 : :
1352 [ - + ]: 385 : if (!gmch_device)
1353 : : return 0;
1354 : :
1355 : 0 : intel_private.pcidev = gmch_device;
1356 : 0 : return 1;
1357 : : }
1358 : :
1359 : 11 : int intel_gmch_probe(struct pci_dev *bridge_pdev, struct pci_dev *gpu_pdev,
1360 : : struct agp_bridge_data *bridge)
1361 : : {
1362 : 11 : int i, mask;
1363 : :
1364 [ + + ]: 396 : for (i = 0; intel_gtt_chipsets[i].name != NULL; i++) {
1365 [ - + ]: 385 : if (gpu_pdev) {
1366 : 0 : if (gpu_pdev->device ==
1367 [ # # ]: 0 : intel_gtt_chipsets[i].gmch_chip_id) {
1368 : 0 : intel_private.pcidev = pci_dev_get(gpu_pdev);
1369 : 0 : intel_private.driver =
1370 : 0 : intel_gtt_chipsets[i].gtt_driver;
1371 : :
1372 : 0 : break;
1373 : : }
1374 [ - + ]: 385 : } else if (find_gmch(intel_gtt_chipsets[i].gmch_chip_id)) {
1375 : 0 : intel_private.driver =
1376 : 0 : intel_gtt_chipsets[i].gtt_driver;
1377 : 0 : break;
1378 : : }
1379 : : }
1380 : :
1381 [ - + ]: 11 : if (!intel_private.driver)
1382 : : return 0;
1383 : :
1384 : : #if IS_ENABLED(CONFIG_AGP_INTEL)
1385 [ # # ]: 0 : if (bridge) {
1386 [ # # ]: 0 : if (INTEL_GTT_GEN > 1)
1387 : : return 0;
1388 : :
1389 : 0 : bridge->driver = &intel_fake_agp_driver;
1390 : 0 : bridge->dev_private_data = &intel_private;
1391 : 0 : bridge->dev = bridge_pdev;
1392 : : }
1393 : : #endif
1394 : :
1395 : :
1396 : : /*
1397 : : * Can be called from the fake agp driver but also directly from
1398 : : * drm/i915.ko. Hence we need to check whether everything is set up
1399 : : * already.
1400 : : */
1401 [ # # ]: 0 : if (intel_private.refcount++)
1402 : : return 1;
1403 : :
1404 : 0 : intel_private.bridge_dev = pci_dev_get(bridge_pdev);
1405 : :
1406 : 0 : dev_info(&bridge_pdev->dev, "Intel %s Chipset\n", intel_gtt_chipsets[i].name);
1407 : :
1408 : 0 : mask = intel_private.driver->dma_mask_size;
1409 [ # # # # ]: 0 : if (pci_set_dma_mask(intel_private.pcidev, DMA_BIT_MASK(mask)))
1410 : 0 : dev_err(&intel_private.pcidev->dev,
1411 : : "set gfx device dma mask %d-bit failed!\n", mask);
1412 : : else
1413 : 0 : pci_set_consistent_dma_mask(intel_private.pcidev,
1414 : : DMA_BIT_MASK(mask));
1415 : :
1416 [ # # ]: 0 : if (intel_gtt_init() != 0) {
1417 : 0 : intel_gmch_remove();
1418 : :
1419 : 0 : return 0;
1420 : : }
1421 : :
1422 : : return 1;
1423 : : }
1424 : : EXPORT_SYMBOL(intel_gmch_probe);
1425 : :
1426 : 0 : void intel_gtt_get(u64 *gtt_total,
1427 : : phys_addr_t *mappable_base,
1428 : : resource_size_t *mappable_end)
1429 : : {
1430 : 0 : *gtt_total = intel_private.gtt_total_entries << PAGE_SHIFT;
1431 : 0 : *mappable_base = intel_private.gma_bus_addr;
1432 : 0 : *mappable_end = intel_private.gtt_mappable_entries << PAGE_SHIFT;
1433 : 0 : }
1434 : : EXPORT_SYMBOL(intel_gtt_get);
1435 : :
1436 : 0 : void intel_gtt_chipset_flush(void)
1437 : : {
1438 [ # # ]: 0 : if (intel_private.driver->chipset_flush)
1439 : 0 : intel_private.driver->chipset_flush();
1440 : 0 : }
1441 : : EXPORT_SYMBOL(intel_gtt_chipset_flush);
1442 : :
1443 : 0 : void intel_gmch_remove(void)
1444 : : {
1445 [ # # ]: 0 : if (--intel_private.refcount)
1446 : : return;
1447 : :
1448 [ # # ]: 0 : if (intel_private.scratch_page)
1449 : 0 : intel_gtt_teardown_scratch_page();
1450 [ # # ]: 0 : if (intel_private.pcidev)
1451 : 0 : pci_dev_put(intel_private.pcidev);
1452 [ # # ]: 0 : if (intel_private.bridge_dev)
1453 : 0 : pci_dev_put(intel_private.bridge_dev);
1454 : 0 : intel_private.driver = NULL;
1455 : : }
1456 : : EXPORT_SYMBOL(intel_gmch_remove);
1457 : :
1458 : : MODULE_AUTHOR("Dave Jones, Various @Intel");
1459 : : MODULE_LICENSE("GPL and additional rights");
|
