Branch data Line data Source code
1 : : /* SPDX-License-Identifier: GPL-2.0 */ 2 : : /* 3 : : * intel-pasid.h - PASID idr, table and entry header 4 : : * 5 : : * Copyright (C) 2018 Intel Corporation 6 : : * 7 : : * Author: Lu Baolu <baolu.lu@linux.intel.com> 8 : : */ 9 : : 10 : : #ifndef __INTEL_PASID_H 11 : : #define __INTEL_PASID_H 12 : : 13 : : #define PASID_RID2PASID 0x0 14 : : #define PASID_MIN 0x1 15 : : #define PASID_MAX 0x100000 16 : : #define PASID_PTE_MASK 0x3F 17 : : #define PASID_PTE_PRESENT 1 18 : : #define PDE_PFN_MASK PAGE_MASK 19 : : #define PASID_PDE_SHIFT 6 20 : : #define MAX_NR_PASID_BITS 20 21 : : #define PASID_TBL_ENTRIES BIT(PASID_PDE_SHIFT) 22 : : 23 : : #define is_pasid_enabled(entry) (((entry)->lo >> 3) & 0x1) 24 : : #define get_pasid_dir_size(entry) (1 << ((((entry)->lo >> 9) & 0x7) + 7)) 25 : : 26 : : /* 27 : : * Domain ID reserved for pasid entries programmed for first-level 28 : : * only and pass-through transfer modes. 29 : : */ 30 : : #define FLPT_DEFAULT_DID 1 31 : : 32 : : /* 33 : : * The SUPERVISOR_MODE flag indicates a first level translation which 34 : : * can be used for access to kernel addresses. It is valid only for 35 : : * access to the kernel's static 1:1 mapping of physical memory — not 36 : : * to vmalloc or even module mappings. 37 : : */ 38 : : #define PASID_FLAG_SUPERVISOR_MODE BIT(0) 39 : : 40 : : /* 41 : : * The PASID_FLAG_FL5LP flag Indicates using 5-level paging for first- 42 : : * level translation, otherwise, 4-level paging will be used. 43 : : */ 44 : : #define PASID_FLAG_FL5LP BIT(1) 45 : : 46 : : struct pasid_dir_entry { 47 : : u64 val; 48 : : }; 49 : : 50 : : struct pasid_entry { 51 : : u64 val[8]; 52 : : }; 53 : : 54 : : /* The representative of a PASID table */ 55 : : struct pasid_table { 56 : : void *table; /* pasid table pointer */ 57 : : int order; /* page order of pasid table */ 58 : : int max_pasid; /* max pasid */ 59 : : struct list_head dev; /* device list */ 60 : : }; 61 : : 62 : : /* Get PRESENT bit of a PASID directory entry. */ 63 : 0 : static inline bool pasid_pde_is_present(struct pasid_dir_entry *pde) 64 : : { 65 : 0 : return READ_ONCE(pde->val) & PASID_PTE_PRESENT; 66 : : } 67 : : 68 : : /* Get PASID table from a PASID directory entry. */ 69 : : static inline struct pasid_entry * 70 : 0 : get_pasid_table_from_pde(struct pasid_dir_entry *pde) 71 : : { 72 [ # # # # ]: 0 : if (!pasid_pde_is_present(pde)) 73 : : return NULL; 74 : : 75 [ # # ]: 0 : return phys_to_virt(READ_ONCE(pde->val) & PDE_PFN_MASK); 76 : : } 77 : : 78 : : /* Get PRESENT bit of a PASID table entry. */ 79 : : static inline bool pasid_pte_is_present(struct pasid_entry *pte) 80 : : { 81 : : return READ_ONCE(pte->val[0]) & PASID_PTE_PRESENT; 82 : : } 83 : : 84 : : extern u32 intel_pasid_max_id; 85 : : int intel_pasid_alloc_id(void *ptr, int start, int end, gfp_t gfp); 86 : : void intel_pasid_free_id(int pasid); 87 : : void *intel_pasid_lookup_id(int pasid); 88 : : int intel_pasid_alloc_table(struct device *dev); 89 : : void intel_pasid_free_table(struct device *dev); 90 : : struct pasid_table *intel_pasid_get_table(struct device *dev); 91 : : int intel_pasid_get_dev_max_id(struct device *dev); 92 : : struct pasid_entry *intel_pasid_get_entry(struct device *dev, int pasid); 93 : : int intel_pasid_setup_first_level(struct intel_iommu *iommu, 94 : : struct device *dev, pgd_t *pgd, 95 : : int pasid, u16 did, int flags); 96 : : int intel_pasid_setup_second_level(struct intel_iommu *iommu, 97 : : struct dmar_domain *domain, 98 : : struct device *dev, int pasid); 99 : : int intel_pasid_setup_pass_through(struct intel_iommu *iommu, 100 : : struct dmar_domain *domain, 101 : : struct device *dev, int pasid); 102 : : void intel_pasid_tear_down_entry(struct intel_iommu *iommu, 103 : : struct device *dev, int pasid); 104 : : 105 : : #endif /* __INTEL_PASID_H */