Branch data Line data Source code
1 : : // SPDX-License-Identifier: GPL-2.0
2 : : /*
3 : : * Support routines for initializing a PCI subsystem
4 : : *
5 : : * Extruded from code written by
6 : : * Dave Rusling (david.rusling@reo.mts.dec.com)
7 : : * David Mosberger (davidm@cs.arizona.edu)
8 : : * David Miller (davem@redhat.com)
9 : : *
10 : : * Nov 2000, Ivan Kokshaysky <ink@jurassic.park.msu.ru>
11 : : * PCI-PCI bridges cleanup, sorted resource allocation.
12 : : * Feb 2002, Ivan Kokshaysky <ink@jurassic.park.msu.ru>
13 : : * Converted to allocation in 3 passes, which gives
14 : : * tighter packing. Prefetchable range support.
15 : : */
16 : :
17 : : #include <linux/init.h>
18 : : #include <linux/kernel.h>
19 : : #include <linux/module.h>
20 : : #include <linux/pci.h>
21 : : #include <linux/errno.h>
22 : : #include <linux/ioport.h>
23 : : #include <linux/cache.h>
24 : : #include <linux/slab.h>
25 : : #include <linux/acpi.h>
26 : : #include "pci.h"
27 : :
28 : : unsigned int pci_flags;
29 : :
30 : : struct pci_dev_resource {
31 : : struct list_head list;
32 : : struct resource *res;
33 : : struct pci_dev *dev;
34 : : resource_size_t start;
35 : : resource_size_t end;
36 : : resource_size_t add_size;
37 : : resource_size_t min_align;
38 : : unsigned long flags;
39 : : };
40 : :
41 : 21 : static void free_list(struct list_head *head)
42 : : {
43 : 21 : struct pci_dev_resource *dev_res, *tmp;
44 : :
45 [ - + ]: 21 : list_for_each_entry_safe(dev_res, tmp, head, list) {
46 : 0 : list_del(&dev_res->list);
47 : 0 : kfree(dev_res);
48 : : }
49 : 21 : }
50 : :
51 : : /**
52 : : * add_to_list() - Add a new resource tracker to the list
53 : : * @head: Head of the list
54 : : * @dev: Device to which the resource belongs
55 : : * @res: Resource to be tracked
56 : : * @add_size: Additional size to be optionally added to the resource
57 : : */
58 : 0 : static int add_to_list(struct list_head *head, struct pci_dev *dev,
59 : : struct resource *res, resource_size_t add_size,
60 : : resource_size_t min_align)
61 : : {
62 : 0 : struct pci_dev_resource *tmp;
63 : :
64 : 0 : tmp = kzalloc(sizeof(*tmp), GFP_KERNEL);
65 [ # # ]: 0 : if (!tmp)
66 : : return -ENOMEM;
67 : :
68 : 0 : tmp->res = res;
69 : 0 : tmp->dev = dev;
70 : 0 : tmp->start = res->start;
71 : 0 : tmp->end = res->end;
72 : 0 : tmp->flags = res->flags;
73 : 0 : tmp->add_size = add_size;
74 : 0 : tmp->min_align = min_align;
75 : :
76 : 0 : list_add(&tmp->list, head);
77 : :
78 : 0 : return 0;
79 : : }
80 : :
81 : 0 : static void remove_from_list(struct list_head *head, struct resource *res)
82 : : {
83 : 0 : struct pci_dev_resource *dev_res, *tmp;
84 : :
85 [ # # ]: 0 : list_for_each_entry_safe(dev_res, tmp, head, list) {
86 [ # # ]: 0 : if (dev_res->res == res) {
87 : 0 : list_del(&dev_res->list);
88 : 0 : kfree(dev_res);
89 : 0 : break;
90 : : }
91 : : }
92 : 0 : }
93 : :
94 : 0 : static struct pci_dev_resource *res_to_dev_res(struct list_head *head,
95 : : struct resource *res)
96 : : {
97 : 0 : struct pci_dev_resource *dev_res;
98 : :
99 [ # # # # : 0 : list_for_each_entry(dev_res, head, list) {
# # # # #
# ]
100 [ # # # # : 0 : if (dev_res->res == res)
# # # # #
# ]
101 : : return dev_res;
102 : : }
103 : :
104 : : return NULL;
105 : : }
106 : :
107 : 0 : static resource_size_t get_res_add_size(struct list_head *head,
108 : : struct resource *res)
109 : : {
110 : 0 : struct pci_dev_resource *dev_res;
111 : :
112 : 0 : dev_res = res_to_dev_res(head, res);
113 [ # # # # : 0 : return dev_res ? dev_res->add_size : 0;
# # ]
114 : : }
115 : :
116 : 0 : static resource_size_t get_res_add_align(struct list_head *head,
117 : : struct resource *res)
118 : : {
119 : 0 : struct pci_dev_resource *dev_res;
120 : :
121 : 0 : dev_res = res_to_dev_res(head, res);
122 [ # # # # ]: 0 : return dev_res ? dev_res->min_align : 0;
123 : : }
124 : :
125 : :
126 : : /* Sort resources by alignment */
127 : 126 : static void pdev_sort_resources(struct pci_dev *dev, struct list_head *head)
128 : : {
129 : 126 : int i;
130 : :
131 [ + + ]: 1512 : for (i = 0; i < PCI_NUM_RESOURCES; i++) {
132 : 1386 : struct resource *r;
133 : 1386 : struct pci_dev_resource *dev_res, *tmp;
134 : 1386 : resource_size_t r_align;
135 : 1386 : struct list_head *n;
136 : :
137 : 1386 : r = &dev->resource[i];
138 : :
139 [ + + ]: 1386 : if (r->flags & IORESOURCE_PCI_FIXED)
140 : 84 : continue;
141 : :
142 [ + + + - ]: 1302 : if (!(r->flags) || r->parent)
143 : 1302 : continue;
144 : :
145 : 0 : r_align = pci_resource_alignment(dev, r);
146 [ # # ]: 0 : if (!r_align) {
147 : 0 : pci_warn(dev, "BAR %d: %pR has bogus alignment\n",
148 : : i, r);
149 : 0 : continue;
150 : : }
151 : :
152 : 0 : tmp = kzalloc(sizeof(*tmp), GFP_KERNEL);
153 [ # # ]: 0 : if (!tmp)
154 : 0 : panic("pdev_sort_resources(): kmalloc() failed!\n");
155 : 0 : tmp->res = r;
156 : 0 : tmp->dev = dev;
157 : :
158 : : /* Fallback is smallest one or list is empty */
159 : 0 : n = head;
160 [ # # ]: 0 : list_for_each_entry(dev_res, head, list) {
161 : 0 : resource_size_t align;
162 : :
163 : 0 : align = pci_resource_alignment(dev_res->dev,
164 : : dev_res->res);
165 : :
166 [ # # ]: 0 : if (r_align > align) {
167 : : n = &dev_res->list;
168 : : break;
169 : : }
170 : : }
171 : : /* Insert it just before n */
172 : 0 : list_add_tail(&tmp->list, n);
173 : : }
174 : 126 : }
175 : :
176 : 147 : static void __dev_sort_resources(struct pci_dev *dev, struct list_head *head)
177 : : {
178 : 147 : u16 class = dev->class >> 8;
179 : :
180 : : /* Don't touch classless devices or host bridges or IOAPICs */
181 [ + + ]: 147 : if (class == PCI_CLASS_NOT_DEFINED || class == PCI_CLASS_BRIDGE_HOST)
182 : : return;
183 : :
184 : : /* Don't touch IOAPIC devices already enabled by firmware */
185 [ - + ]: 126 : if (class == PCI_CLASS_SYSTEM_PIC) {
186 : 0 : u16 command;
187 : 0 : pci_read_config_word(dev, PCI_COMMAND, &command);
188 [ # # ]: 0 : if (command & (PCI_COMMAND_IO | PCI_COMMAND_MEMORY))
189 : 0 : return;
190 : : }
191 : :
192 : 126 : pdev_sort_resources(dev, head);
193 : : }
194 : :
195 : 0 : static inline void reset_resource(struct resource *res)
196 : : {
197 : 0 : res->start = 0;
198 : 0 : res->end = 0;
199 : 0 : res->flags = 0;
200 : 0 : }
201 : :
202 : : /**
203 : : * reassign_resources_sorted() - Satisfy any additional resource requests
204 : : *
205 : : * @realloc_head: Head of the list tracking requests requiring
206 : : * additional resources
207 : : * @head: Head of the list tracking requests with allocated
208 : : * resources
209 : : *
210 : : * Walk through each element of the realloc_head and try to procure additional
211 : : * resources for the element, provided the element is in the head list.
212 : : */
213 : 21 : static void reassign_resources_sorted(struct list_head *realloc_head,
214 : : struct list_head *head)
215 : : {
216 : 21 : struct resource *res;
217 : 21 : struct pci_dev_resource *add_res, *tmp;
218 : 21 : struct pci_dev_resource *dev_res;
219 : 21 : resource_size_t add_size, align;
220 : 21 : int idx;
221 : :
222 [ - + ]: 21 : list_for_each_entry_safe(add_res, tmp, realloc_head, list) {
223 : 0 : bool found_match = false;
224 : :
225 : 0 : res = add_res->res;
226 : : /* Skip resource that has been reset */
227 [ # # ]: 0 : if (!res->flags)
228 : 0 : goto out;
229 : :
230 : : /* Skip this resource if not found in head list */
231 [ # # ]: 0 : list_for_each_entry(dev_res, head, list) {
232 [ # # ]: 0 : if (dev_res->res == res) {
233 : : found_match = true;
234 : : break;
235 : : }
236 : : }
237 [ # # ]: 0 : if (!found_match) /* Just skip */
238 : 0 : continue;
239 : :
240 : 0 : idx = res - &add_res->dev->resource[0];
241 : 0 : add_size = add_res->add_size;
242 : 0 : align = add_res->min_align;
243 [ # # ]: 0 : if (!resource_size(res)) {
244 : 0 : res->start = align;
245 : 0 : res->end = res->start + add_size - 1;
246 [ # # ]: 0 : if (pci_assign_resource(add_res->dev, idx))
247 : 0 : reset_resource(res);
248 : : } else {
249 : 0 : res->flags |= add_res->flags &
250 : : (IORESOURCE_STARTALIGN|IORESOURCE_SIZEALIGN);
251 [ # # ]: 0 : if (pci_reassign_resource(add_res->dev, idx,
252 : : add_size, align))
253 : 0 : pci_info(add_res->dev, "failed to add %llx res[%d]=%pR\n",
254 : : (unsigned long long) add_size, idx,
255 : : res);
256 : : }
257 : 0 : out:
258 : 0 : list_del(&add_res->list);
259 : 0 : kfree(add_res);
260 : : }
261 : 21 : }
262 : :
263 : : /**
264 : : * assign_requested_resources_sorted() - Satisfy resource requests
265 : : *
266 : : * @head: Head of the list tracking requests for resources
267 : : * @fail_head: Head of the list tracking requests that could not be
268 : : * allocated
269 : : *
270 : : * Satisfy resource requests of each element in the list. Add requests that
271 : : * could not be satisfied to the failed_list.
272 : : */
273 : 21 : static void assign_requested_resources_sorted(struct list_head *head,
274 : : struct list_head *fail_head)
275 : : {
276 : 21 : struct resource *res;
277 : 21 : struct pci_dev_resource *dev_res;
278 : 21 : int idx;
279 : :
280 [ - + ]: 21 : list_for_each_entry(dev_res, head, list) {
281 : 0 : res = dev_res->res;
282 : 0 : idx = res - &dev_res->dev->resource[0];
283 [ # # # # ]: 0 : if (resource_size(res) &&
284 : 0 : pci_assign_resource(dev_res->dev, idx)) {
285 [ # # ]: 0 : if (fail_head) {
286 : : /*
287 : : * If the failed resource is a ROM BAR and
288 : : * it will be enabled later, don't add it
289 : : * to the list.
290 : : */
291 [ # # ]: 0 : if (!((idx == PCI_ROM_RESOURCE) &&
292 [ # # ]: 0 : (!(res->flags & IORESOURCE_ROM_ENABLE))))
293 : 0 : add_to_list(fail_head,
294 : : dev_res->dev, res,
295 : : 0 /* don't care */,
296 : : 0 /* don't care */);
297 : : }
298 : 0 : reset_resource(res);
299 : : }
300 : : }
301 : 21 : }
302 : :
303 : 0 : static unsigned long pci_fail_res_type_mask(struct list_head *fail_head)
304 : : {
305 : 0 : struct pci_dev_resource *fail_res;
306 : 0 : unsigned long mask = 0;
307 : :
308 : : /* Check failed type */
309 [ # # ]: 0 : list_for_each_entry(fail_res, fail_head, list)
310 : 0 : mask |= fail_res->flags;
311 : :
312 : : /*
313 : : * One pref failed resource will set IORESOURCE_MEM, as we can
314 : : * allocate pref in non-pref range. Will release all assigned
315 : : * non-pref sibling resources according to that bit.
316 : : */
317 : 0 : return mask & (IORESOURCE_IO | IORESOURCE_MEM | IORESOURCE_PREFETCH);
318 : : }
319 : :
320 : : static bool pci_need_to_release(unsigned long mask, struct resource *res)
321 : : {
322 : : if (res->flags & IORESOURCE_IO)
323 : : return !!(mask & IORESOURCE_IO);
324 : :
325 : : /* Check pref at first */
326 : : if (res->flags & IORESOURCE_PREFETCH) {
327 : : if (mask & IORESOURCE_PREFETCH)
328 : : return true;
329 : : /* Count pref if its parent is non-pref */
330 : : else if ((mask & IORESOURCE_MEM) &&
331 : : !(res->parent->flags & IORESOURCE_PREFETCH))
332 : : return true;
333 : : else
334 : : return false;
335 : : }
336 : :
337 : : if (res->flags & IORESOURCE_MEM)
338 : : return !!(mask & IORESOURCE_MEM);
339 : :
340 : : return false; /* Should not get here */
341 : : }
342 : :
343 : 21 : static void __assign_resources_sorted(struct list_head *head,
344 : : struct list_head *realloc_head,
345 : : struct list_head *fail_head)
346 : : {
347 : : /*
348 : : * Should not assign requested resources at first. They could be
349 : : * adjacent, so later reassign can not reallocate them one by one in
350 : : * parent resource window.
351 : : *
352 : : * Try to assign requested + add_size at beginning. If could do that,
353 : : * could get out early. If could not do that, we still try to assign
354 : : * requested at first, then try to reassign add_size for some resources.
355 : : *
356 : : * Separate three resource type checking if we need to release
357 : : * assigned resource after requested + add_size try.
358 : : *
359 : : * 1. If IO port assignment fails, will release assigned IO
360 : : * port.
361 : : * 2. If pref MMIO assignment fails, release assigned pref
362 : : * MMIO. If assigned pref MMIO's parent is non-pref MMIO
363 : : * and non-pref MMIO assignment fails, will release that
364 : : * assigned pref MMIO.
365 : : * 3. If non-pref MMIO assignment fails or pref MMIO
366 : : * assignment fails, will release assigned non-pref MMIO.
367 : : */
368 : 21 : LIST_HEAD(save_head);
369 : 21 : LIST_HEAD(local_fail_head);
370 : 21 : struct pci_dev_resource *save_res;
371 : 21 : struct pci_dev_resource *dev_res, *tmp_res, *dev_res2;
372 : 21 : unsigned long fail_type;
373 : 21 : resource_size_t add_align, align;
374 : :
375 : : /* Check if optional add_size is there */
376 [ + - + - ]: 21 : if (!realloc_head || list_empty(realloc_head))
377 : 21 : goto requested_and_reassign;
378 : :
379 : : /* Save original start, end, flags etc at first */
380 [ # # ]: 0 : list_for_each_entry(dev_res, head, list) {
381 [ # # ]: 0 : if (add_to_list(&save_head, dev_res->dev, dev_res->res, 0, 0)) {
382 : 0 : free_list(&save_head);
383 : 0 : goto requested_and_reassign;
384 : : }
385 : : }
386 : :
387 : : /* Update res in head list with add_size in realloc_head list */
388 [ # # ]: 0 : list_for_each_entry_safe(dev_res, tmp_res, head, list) {
389 : 0 : dev_res->res->end += get_res_add_size(realloc_head,
390 : : dev_res->res);
391 : :
392 : : /*
393 : : * There are two kinds of additional resources in the list:
394 : : * 1. bridge resource -- IORESOURCE_STARTALIGN
395 : : * 2. SR-IOV resource -- IORESOURCE_SIZEALIGN
396 : : * Here just fix the additional alignment for bridge
397 : : */
398 [ # # ]: 0 : if (!(dev_res->res->flags & IORESOURCE_STARTALIGN))
399 : 0 : continue;
400 : :
401 : 0 : add_align = get_res_add_align(realloc_head, dev_res->res);
402 : :
403 : : /*
404 : : * The "head" list is sorted by alignment so resources with
405 : : * bigger alignment will be assigned first. After we
406 : : * change the alignment of a dev_res in "head" list, we
407 : : * need to reorder the list by alignment to make it
408 : : * consistent.
409 : : */
410 [ # # ]: 0 : if (add_align > dev_res->res->start) {
411 : 0 : resource_size_t r_size = resource_size(dev_res->res);
412 : :
413 : 0 : dev_res->res->start = add_align;
414 : 0 : dev_res->res->end = add_align + r_size - 1;
415 : :
416 [ # # ]: 0 : list_for_each_entry(dev_res2, head, list) {
417 : 0 : align = pci_resource_alignment(dev_res2->dev,
418 : : dev_res2->res);
419 [ # # ]: 0 : if (add_align > align) {
420 : 0 : list_move_tail(&dev_res->list,
421 : : &dev_res2->list);
422 : : break;
423 : : }
424 : : }
425 : : }
426 : :
427 : : }
428 : :
429 : : /* Try updated head list with add_size added */
430 : 0 : assign_requested_resources_sorted(head, &local_fail_head);
431 : :
432 : : /* All assigned with add_size? */
433 [ # # ]: 0 : if (list_empty(&local_fail_head)) {
434 : : /* Remove head list from realloc_head list */
435 [ # # ]: 0 : list_for_each_entry(dev_res, head, list)
436 : 0 : remove_from_list(realloc_head, dev_res->res);
437 : 0 : free_list(&save_head);
438 : 0 : free_list(head);
439 : 0 : return;
440 : : }
441 : :
442 : : /* Check failed type */
443 : 0 : fail_type = pci_fail_res_type_mask(&local_fail_head);
444 : : /* Remove not need to be released assigned res from head list etc */
445 [ # # ]: 0 : list_for_each_entry_safe(dev_res, tmp_res, head, list)
446 [ # # ]: 0 : if (dev_res->res->parent &&
447 [ # # ]: 0 : !pci_need_to_release(fail_type, dev_res->res)) {
448 : : /* Remove it from realloc_head list */
449 : 0 : remove_from_list(realloc_head, dev_res->res);
450 : 0 : remove_from_list(&save_head, dev_res->res);
451 : 0 : list_del(&dev_res->list);
452 : 0 : kfree(dev_res);
453 : : }
454 : :
455 : 0 : free_list(&local_fail_head);
456 : : /* Release assigned resource */
457 [ # # ]: 0 : list_for_each_entry(dev_res, head, list)
458 [ # # ]: 0 : if (dev_res->res->parent)
459 : 0 : release_resource(dev_res->res);
460 : : /* Restore start/end/flags from saved list */
461 [ # # ]: 0 : list_for_each_entry(save_res, &save_head, list) {
462 : 0 : struct resource *res = save_res->res;
463 : :
464 : 0 : res->start = save_res->start;
465 : 0 : res->end = save_res->end;
466 : 0 : res->flags = save_res->flags;
467 : : }
468 : 0 : free_list(&save_head);
469 : :
470 : 21 : requested_and_reassign:
471 : : /* Satisfy the must-have resource requests */
472 : 21 : assign_requested_resources_sorted(head, fail_head);
473 : :
474 : : /* Try to satisfy any additional optional resource requests */
475 [ + - ]: 21 : if (realloc_head)
476 : 21 : reassign_resources_sorted(realloc_head, head);
477 : 21 : free_list(head);
478 : : }
479 : :
480 : 0 : static void pdev_assign_resources_sorted(struct pci_dev *dev,
481 : : struct list_head *add_head,
482 : : struct list_head *fail_head)
483 : : {
484 : 0 : LIST_HEAD(head);
485 : :
486 : 0 : __dev_sort_resources(dev, &head);
487 : 0 : __assign_resources_sorted(&head, add_head, fail_head);
488 : :
489 : 0 : }
490 : :
491 : 21 : static void pbus_assign_resources_sorted(const struct pci_bus *bus,
492 : : struct list_head *realloc_head,
493 : : struct list_head *fail_head)
494 : : {
495 : 21 : struct pci_dev *dev;
496 : 21 : LIST_HEAD(head);
497 : :
498 [ + + ]: 168 : list_for_each_entry(dev, &bus->devices, bus_list)
499 : 147 : __dev_sort_resources(dev, &head);
500 : :
501 : 21 : __assign_resources_sorted(&head, realloc_head, fail_head);
502 : 21 : }
503 : :
504 : 0 : void pci_setup_cardbus(struct pci_bus *bus)
505 : : {
506 : 0 : struct pci_dev *bridge = bus->self;
507 : 0 : struct resource *res;
508 : 0 : struct pci_bus_region region;
509 : :
510 : 0 : pci_info(bridge, "CardBus bridge to %pR\n",
511 : : &bus->busn_res);
512 : :
513 : 0 : res = bus->resource[0];
514 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
515 [ # # ]: 0 : if (res->flags & IORESOURCE_IO) {
516 : : /*
517 : : * The IO resource is allocated a range twice as large as it
518 : : * would normally need. This allows us to set both IO regs.
519 : : */
520 : 0 : pci_info(bridge, " bridge window %pR\n", res);
521 : 0 : pci_write_config_dword(bridge, PCI_CB_IO_BASE_0,
522 : 0 : region.start);
523 : 0 : pci_write_config_dword(bridge, PCI_CB_IO_LIMIT_0,
524 : 0 : region.end);
525 : : }
526 : :
527 : 0 : res = bus->resource[1];
528 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
529 [ # # ]: 0 : if (res->flags & IORESOURCE_IO) {
530 : 0 : pci_info(bridge, " bridge window %pR\n", res);
531 : 0 : pci_write_config_dword(bridge, PCI_CB_IO_BASE_1,
532 : 0 : region.start);
533 : 0 : pci_write_config_dword(bridge, PCI_CB_IO_LIMIT_1,
534 : 0 : region.end);
535 : : }
536 : :
537 : 0 : res = bus->resource[2];
538 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
539 [ # # ]: 0 : if (res->flags & IORESOURCE_MEM) {
540 : 0 : pci_info(bridge, " bridge window %pR\n", res);
541 : 0 : pci_write_config_dword(bridge, PCI_CB_MEMORY_BASE_0,
542 : 0 : region.start);
543 : 0 : pci_write_config_dword(bridge, PCI_CB_MEMORY_LIMIT_0,
544 : 0 : region.end);
545 : : }
546 : :
547 : 0 : res = bus->resource[3];
548 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
549 [ # # ]: 0 : if (res->flags & IORESOURCE_MEM) {
550 : 0 : pci_info(bridge, " bridge window %pR\n", res);
551 : 0 : pci_write_config_dword(bridge, PCI_CB_MEMORY_BASE_1,
552 : 0 : region.start);
553 : 0 : pci_write_config_dword(bridge, PCI_CB_MEMORY_LIMIT_1,
554 : 0 : region.end);
555 : : }
556 : 0 : }
557 : : EXPORT_SYMBOL(pci_setup_cardbus);
558 : :
559 : : /*
560 : : * Initialize bridges with base/limit values we have collected. PCI-to-PCI
561 : : * Bridge Architecture Specification rev. 1.1 (1998) requires that if there
562 : : * are no I/O ports or memory behind the bridge, the corresponding range
563 : : * must be turned off by writing base value greater than limit to the
564 : : * bridge's base/limit registers.
565 : : *
566 : : * Note: care must be taken when updating I/O base/limit registers of
567 : : * bridges which support 32-bit I/O. This update requires two config space
568 : : * writes, so it's quite possible that an I/O window of the bridge will
569 : : * have some undesirable address (e.g. 0) after the first write. Ditto
570 : : * 64-bit prefetchable MMIO.
571 : : */
572 : 0 : static void pci_setup_bridge_io(struct pci_dev *bridge)
573 : : {
574 : 0 : struct resource *res;
575 : 0 : struct pci_bus_region region;
576 : 0 : unsigned long io_mask;
577 : 0 : u8 io_base_lo, io_limit_lo;
578 : 0 : u16 l;
579 : 0 : u32 io_upper16;
580 : :
581 : 0 : io_mask = PCI_IO_RANGE_MASK;
582 [ # # ]: 0 : if (bridge->io_window_1k)
583 : 0 : io_mask = PCI_IO_1K_RANGE_MASK;
584 : :
585 : : /* Set up the top and bottom of the PCI I/O segment for this bus */
586 : 0 : res = &bridge->resource[PCI_BRIDGE_RESOURCES + 0];
587 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
588 [ # # ]: 0 : if (res->flags & IORESOURCE_IO) {
589 : 0 : pci_read_config_word(bridge, PCI_IO_BASE, &l);
590 : 0 : io_base_lo = (region.start >> 8) & io_mask;
591 : 0 : io_limit_lo = (region.end >> 8) & io_mask;
592 : 0 : l = ((u16) io_limit_lo << 8) | io_base_lo;
593 : : /* Set up upper 16 bits of I/O base/limit */
594 : 0 : io_upper16 = (region.end & 0xffff0000) | (region.start >> 16);
595 : 0 : pci_info(bridge, " bridge window %pR\n", res);
596 : : } else {
597 : : /* Clear upper 16 bits of I/O base/limit */
598 : 0 : io_upper16 = 0;
599 : 0 : l = 0x00f0;
600 : : }
601 : : /* Temporarily disable the I/O range before updating PCI_IO_BASE */
602 : 0 : pci_write_config_dword(bridge, PCI_IO_BASE_UPPER16, 0x0000ffff);
603 : : /* Update lower 16 bits of I/O base/limit */
604 : 0 : pci_write_config_word(bridge, PCI_IO_BASE, l);
605 : : /* Update upper 16 bits of I/O base/limit */
606 : 0 : pci_write_config_dword(bridge, PCI_IO_BASE_UPPER16, io_upper16);
607 : 0 : }
608 : :
609 : 0 : static void pci_setup_bridge_mmio(struct pci_dev *bridge)
610 : : {
611 : 0 : struct resource *res;
612 : 0 : struct pci_bus_region region;
613 : 0 : u32 l;
614 : :
615 : : /* Set up the top and bottom of the PCI Memory segment for this bus */
616 : 0 : res = &bridge->resource[PCI_BRIDGE_RESOURCES + 1];
617 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
618 [ # # ]: 0 : if (res->flags & IORESOURCE_MEM) {
619 : 0 : l = (region.start >> 16) & 0xfff0;
620 : 0 : l |= region.end & 0xfff00000;
621 : 0 : pci_info(bridge, " bridge window %pR\n", res);
622 : : } else {
623 : : l = 0x0000fff0;
624 : : }
625 : 0 : pci_write_config_dword(bridge, PCI_MEMORY_BASE, l);
626 : 0 : }
627 : :
628 : 0 : static void pci_setup_bridge_mmio_pref(struct pci_dev *bridge)
629 : : {
630 : 0 : struct resource *res;
631 : 0 : struct pci_bus_region region;
632 : 0 : u32 l, bu, lu;
633 : :
634 : : /*
635 : : * Clear out the upper 32 bits of PREF limit. If
636 : : * PCI_PREF_BASE_UPPER32 was non-zero, this temporarily disables
637 : : * PREF range, which is ok.
638 : : */
639 : 0 : pci_write_config_dword(bridge, PCI_PREF_LIMIT_UPPER32, 0);
640 : :
641 : : /* Set up PREF base/limit */
642 : 0 : bu = lu = 0;
643 : 0 : res = &bridge->resource[PCI_BRIDGE_RESOURCES + 2];
644 : 0 : pcibios_resource_to_bus(bridge->bus, ®ion, res);
645 [ # # ]: 0 : if (res->flags & IORESOURCE_PREFETCH) {
646 : 0 : l = (region.start >> 16) & 0xfff0;
647 : 0 : l |= region.end & 0xfff00000;
648 [ # # ]: 0 : if (res->flags & IORESOURCE_MEM_64) {
649 : 0 : bu = upper_32_bits(region.start);
650 : 0 : lu = upper_32_bits(region.end);
651 : : }
652 : 0 : pci_info(bridge, " bridge window %pR\n", res);
653 : : } else {
654 : : l = 0x0000fff0;
655 : : }
656 : 0 : pci_write_config_dword(bridge, PCI_PREF_MEMORY_BASE, l);
657 : :
658 : : /* Set the upper 32 bits of PREF base & limit */
659 : 0 : pci_write_config_dword(bridge, PCI_PREF_BASE_UPPER32, bu);
660 : 0 : pci_write_config_dword(bridge, PCI_PREF_LIMIT_UPPER32, lu);
661 : 0 : }
662 : :
663 : 0 : static void __pci_setup_bridge(struct pci_bus *bus, unsigned long type)
664 : : {
665 : 0 : struct pci_dev *bridge = bus->self;
666 : :
667 : 0 : pci_info(bridge, "PCI bridge to %pR\n",
668 : : &bus->busn_res);
669 : :
670 [ # # ]: 0 : if (type & IORESOURCE_IO)
671 : 0 : pci_setup_bridge_io(bridge);
672 : :
673 [ # # ]: 0 : if (type & IORESOURCE_MEM)
674 : 0 : pci_setup_bridge_mmio(bridge);
675 : :
676 [ # # ]: 0 : if (type & IORESOURCE_PREFETCH)
677 : 0 : pci_setup_bridge_mmio_pref(bridge);
678 : :
679 : 0 : pci_write_config_word(bridge, PCI_BRIDGE_CONTROL, bus->bridge_ctl);
680 : 0 : }
681 : :
682 : 0 : void __weak pcibios_setup_bridge(struct pci_bus *bus, unsigned long type)
683 : : {
684 : 0 : }
685 : :
686 : 0 : void pci_setup_bridge(struct pci_bus *bus)
687 : : {
688 : 0 : unsigned long type = IORESOURCE_IO | IORESOURCE_MEM |
689 : : IORESOURCE_PREFETCH;
690 : :
691 : 0 : pcibios_setup_bridge(bus, type);
692 : 0 : __pci_setup_bridge(bus, type);
693 : 0 : }
694 : :
695 : :
696 : 0 : int pci_claim_bridge_resource(struct pci_dev *bridge, int i)
697 : : {
698 [ # # ]: 0 : if (i < PCI_BRIDGE_RESOURCES || i > PCI_BRIDGE_RESOURCE_END)
699 : : return 0;
700 : :
701 [ # # ]: 0 : if (pci_claim_resource(bridge, i) == 0)
702 : : return 0; /* Claimed the window */
703 : :
704 [ # # ]: 0 : if ((bridge->class >> 8) != PCI_CLASS_BRIDGE_PCI)
705 : : return 0;
706 : :
707 [ # # ]: 0 : if (!pci_bus_clip_resource(bridge, i))
708 : : return -EINVAL; /* Clipping didn't change anything */
709 : :
710 [ # # # # ]: 0 : switch (i - PCI_BRIDGE_RESOURCES) {
711 : 0 : case 0:
712 : 0 : pci_setup_bridge_io(bridge);
713 : 0 : break;
714 : 0 : case 1:
715 : 0 : pci_setup_bridge_mmio(bridge);
716 : 0 : break;
717 : 0 : case 2:
718 : 0 : pci_setup_bridge_mmio_pref(bridge);
719 : 0 : break;
720 : : default:
721 : : return -EINVAL;
722 : : }
723 : :
724 [ # # ]: 0 : if (pci_claim_resource(bridge, i) == 0)
725 : 0 : return 0; /* Claimed a smaller window */
726 : :
727 : : return -EINVAL;
728 : : }
729 : :
730 : : /*
731 : : * Check whether the bridge supports optional I/O and prefetchable memory
732 : : * ranges. If not, the respective base/limit registers must be read-only
733 : : * and read as 0.
734 : : */
735 : : static void pci_bridge_check_ranges(struct pci_bus *bus)
736 : : {
737 : : struct pci_dev *bridge = bus->self;
738 : : struct resource *b_res = &bridge->resource[PCI_BRIDGE_RESOURCES];
739 : :
740 : : b_res[1].flags |= IORESOURCE_MEM;
741 : :
742 : : if (bridge->io_window)
743 : : b_res[0].flags |= IORESOURCE_IO;
744 : :
745 : : if (bridge->pref_window) {
746 : : b_res[2].flags |= IORESOURCE_MEM | IORESOURCE_PREFETCH;
747 : : if (bridge->pref_64_window) {
748 : : b_res[2].flags |= IORESOURCE_MEM_64;
749 : : b_res[2].flags |= PCI_PREF_RANGE_TYPE_64;
750 : : }
751 : : }
752 : : }
753 : :
754 : : /*
755 : : * Helper function for sizing routines. Assigned resources have non-NULL
756 : : * parent resource.
757 : : *
758 : : * Return first unassigned resource of the correct type. If there is none,
759 : : * return first assigned resource of the correct type. If none of the
760 : : * above, return NULL.
761 : : *
762 : : * Returning an assigned resource of the correct type allows the caller to
763 : : * distinguish between already assigned and no resource of the correct type.
764 : : */
765 : 0 : static struct resource *find_bus_resource_of_type(struct pci_bus *bus,
766 : : unsigned long type_mask,
767 : : unsigned long type)
768 : : {
769 : 0 : struct resource *r, *r_assigned = NULL;
770 : 0 : int i;
771 : :
772 [ # # # # ]: 0 : pci_bus_for_each_resource(bus, r, i) {
773 [ # # # # ]: 0 : if (r == &ioport_resource || r == &iomem_resource)
774 : 0 : continue;
775 [ # # # # : 0 : if (r && (r->flags & type_mask) == type && !r->parent)
# # ]
776 : 0 : return r;
777 [ # # # # : 0 : if (r && (r->flags & type_mask) == type && !r_assigned)
# # ]
778 : 0 : r_assigned = r;
779 : : }
780 : : return r_assigned;
781 : : }
782 : :
783 : 0 : static resource_size_t calculate_iosize(resource_size_t size,
784 : : resource_size_t min_size,
785 : : resource_size_t size1,
786 : : resource_size_t add_size,
787 : : resource_size_t children_add_size,
788 : : resource_size_t old_size,
789 : : resource_size_t align)
790 : : {
791 : 0 : if (size < min_size)
792 : : size = min_size;
793 [ # # ]: 0 : if (old_size == 1)
794 : 0 : old_size = 0;
795 : : /*
796 : : * To be fixed in 2.5: we should have sort of HAVE_ISA flag in the
797 : : * struct pci_bus.
798 : : */
799 : : #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
800 : : size = (size & 0xff) + ((size & ~0xffUL) << 2);
801 : : #endif
802 : 0 : size = size + size1;
803 : 0 : if (size < old_size)
804 : : size = old_size;
805 : :
806 : 0 : size = ALIGN(max(size, add_size) + children_add_size, align);
807 : 0 : return size;
808 : : }
809 : :
810 : 0 : static resource_size_t calculate_memsize(resource_size_t size,
811 : : resource_size_t min_size,
812 : : resource_size_t add_size,
813 : : resource_size_t children_add_size,
814 : : resource_size_t old_size,
815 : : resource_size_t align)
816 : : {
817 : 0 : if (size < min_size)
818 : : size = min_size;
819 [ # # ]: 0 : if (old_size == 1)
820 : 0 : old_size = 0;
821 : 0 : if (size < old_size)
822 : : size = old_size;
823 : :
824 : 0 : size = ALIGN(max(size, add_size) + children_add_size, align);
825 : 0 : return size;
826 : : }
827 : :
828 : 0 : resource_size_t __weak pcibios_window_alignment(struct pci_bus *bus,
829 : : unsigned long type)
830 : : {
831 : 0 : return 1;
832 : : }
833 : :
834 : : #define PCI_P2P_DEFAULT_MEM_ALIGN 0x100000 /* 1MiB */
835 : : #define PCI_P2P_DEFAULT_IO_ALIGN 0x1000 /* 4KiB */
836 : : #define PCI_P2P_DEFAULT_IO_ALIGN_1K 0x400 /* 1KiB */
837 : :
838 : 0 : static resource_size_t window_alignment(struct pci_bus *bus, unsigned long type)
839 : : {
840 : 0 : resource_size_t align = 1, arch_align;
841 : :
842 [ # # ]: 0 : if (type & IORESOURCE_MEM)
843 : : align = PCI_P2P_DEFAULT_MEM_ALIGN;
844 [ # # ]: 0 : else if (type & IORESOURCE_IO) {
845 : : /*
846 : : * Per spec, I/O windows are 4K-aligned, but some bridges have
847 : : * an extension to support 1K alignment.
848 : : */
849 [ # # ]: 0 : if (bus->self->io_window_1k)
850 : : align = PCI_P2P_DEFAULT_IO_ALIGN_1K;
851 : : else
852 : 0 : align = PCI_P2P_DEFAULT_IO_ALIGN;
853 : : }
854 : :
855 : 0 : arch_align = pcibios_window_alignment(bus, type);
856 : 0 : return max(align, arch_align);
857 : : }
858 : :
859 : : /**
860 : : * pbus_size_io() - Size the I/O window of a given bus
861 : : *
862 : : * @bus: The bus
863 : : * @min_size: The minimum I/O window that must be allocated
864 : : * @add_size: Additional optional I/O window
865 : : * @realloc_head: Track the additional I/O window on this list
866 : : *
867 : : * Sizing the I/O windows of the PCI-PCI bridge is trivial, since these
868 : : * windows have 1K or 4K granularity and the I/O ranges of non-bridge PCI
869 : : * devices are limited to 256 bytes. We must be careful with the ISA
870 : : * aliasing though.
871 : : */
872 : 0 : static void pbus_size_io(struct pci_bus *bus, resource_size_t min_size,
873 : : resource_size_t add_size,
874 : : struct list_head *realloc_head)
875 : : {
876 : 0 : struct pci_dev *dev;
877 : 0 : struct resource *b_res = find_bus_resource_of_type(bus, IORESOURCE_IO,
878 : : IORESOURCE_IO);
879 : 0 : resource_size_t size = 0, size0 = 0, size1 = 0;
880 : 0 : resource_size_t children_add_size = 0;
881 : 0 : resource_size_t min_align, align;
882 : :
883 [ # # ]: 0 : if (!b_res)
884 : : return;
885 : :
886 : : /* If resource is already assigned, nothing more to do */
887 [ # # ]: 0 : if (b_res->parent)
888 : : return;
889 : :
890 [ # # ]: 0 : min_align = window_alignment(bus, IORESOURCE_IO);
891 [ # # ]: 0 : list_for_each_entry(dev, &bus->devices, bus_list) {
892 : : int i;
893 : :
894 [ # # ]: 0 : for (i = 0; i < PCI_NUM_RESOURCES; i++) {
895 : 0 : struct resource *r = &dev->resource[i];
896 : 0 : unsigned long r_size;
897 : :
898 [ # # # # ]: 0 : if (r->parent || !(r->flags & IORESOURCE_IO))
899 : 0 : continue;
900 [ # # ]: 0 : r_size = resource_size(r);
901 : :
902 [ # # ]: 0 : if (r_size < 0x400)
903 : : /* Might be re-aligned for ISA */
904 : 0 : size += r_size;
905 : : else
906 : 0 : size1 += r_size;
907 : :
908 : 0 : align = pci_resource_alignment(dev, r);
909 : 0 : if (align > min_align)
910 : : min_align = align;
911 : :
912 [ # # ]: 0 : if (realloc_head)
913 : 0 : children_add_size += get_res_add_size(realloc_head, r);
914 : : }
915 : : }
916 : :
917 [ # # ]: 0 : size0 = calculate_iosize(size, min_size, size1, 0, 0,
918 : : resource_size(b_res), min_align);
919 [ # # # # : 0 : size1 = (!realloc_head || (realloc_head && !add_size && !children_add_size)) ? size0 :
# # ]
920 : : calculate_iosize(size, min_size, size1, add_size, children_add_size,
921 : : resource_size(b_res), min_align);
922 [ # # ]: 0 : if (!size0 && !size1) {
923 [ # # # # ]: 0 : if (b_res->start || b_res->end)
924 : 0 : pci_info(bus->self, "disabling bridge window %pR to %pR (unused)\n",
925 : : b_res, &bus->busn_res);
926 : 0 : b_res->flags = 0;
927 : 0 : return;
928 : : }
929 : :
930 : 0 : b_res->start = min_align;
931 : 0 : b_res->end = b_res->start + size0 - 1;
932 : 0 : b_res->flags |= IORESOURCE_STARTALIGN;
933 [ # # ]: 0 : if (size1 > size0 && realloc_head) {
934 : 0 : add_to_list(realloc_head, bus->self, b_res, size1-size0,
935 : : min_align);
936 : 0 : pci_info(bus->self, "bridge window %pR to %pR add_size %llx\n",
937 : : b_res, &bus->busn_res,
938 : : (unsigned long long) size1 - size0);
939 : : }
940 : : }
941 : :
942 : 0 : static inline resource_size_t calculate_mem_align(resource_size_t *aligns,
943 : : int max_order)
944 : : {
945 : 0 : resource_size_t align = 0;
946 : 0 : resource_size_t min_align = 0;
947 : 0 : int order;
948 : :
949 [ # # ]: 0 : for (order = 0; order <= max_order; order++) {
950 : 0 : resource_size_t align1 = 1;
951 : :
952 : 0 : align1 <<= (order + 20);
953 : :
954 [ # # ]: 0 : if (!align)
955 : : min_align = align1;
956 [ # # ]: 0 : else if (ALIGN(align + min_align, min_align) < align1)
957 : 0 : min_align = align1 >> 1;
958 : 0 : align += aligns[order];
959 : : }
960 : :
961 : 0 : return min_align;
962 : : }
963 : :
964 : : /**
965 : : * pbus_size_mem() - Size the memory window of a given bus
966 : : *
967 : : * @bus: The bus
968 : : * @mask: Mask the resource flag, then compare it with type
969 : : * @type: The type of free resource from bridge
970 : : * @type2: Second match type
971 : : * @type3: Third match type
972 : : * @min_size: The minimum memory window that must be allocated
973 : : * @add_size: Additional optional memory window
974 : : * @realloc_head: Track the additional memory window on this list
975 : : *
976 : : * Calculate the size of the bus and minimal alignment which guarantees
977 : : * that all child resources fit in this size.
978 : : *
979 : : * Return -ENOSPC if there's no available bus resource of the desired
980 : : * type. Otherwise, set the bus resource start/end to indicate the
981 : : * required size, add things to realloc_head (if supplied), and return 0.
982 : : */
983 : 0 : static int pbus_size_mem(struct pci_bus *bus, unsigned long mask,
984 : : unsigned long type, unsigned long type2,
985 : : unsigned long type3, resource_size_t min_size,
986 : : resource_size_t add_size,
987 : : struct list_head *realloc_head)
988 : : {
989 : 0 : struct pci_dev *dev;
990 : 0 : resource_size_t min_align, align, size, size0, size1;
991 : 0 : resource_size_t aligns[18]; /* Alignments from 1MB to 128GB */
992 : 0 : int order, max_order;
993 : 0 : struct resource *b_res = find_bus_resource_of_type(bus,
994 : : mask | IORESOURCE_PREFETCH, type);
995 : 0 : resource_size_t children_add_size = 0;
996 : 0 : resource_size_t children_add_align = 0;
997 : 0 : resource_size_t add_align = 0;
998 : :
999 [ # # ]: 0 : if (!b_res)
1000 : : return -ENOSPC;
1001 : :
1002 : : /* If resource is already assigned, nothing more to do */
1003 [ # # ]: 0 : if (b_res->parent)
1004 : : return 0;
1005 : :
1006 : 0 : memset(aligns, 0, sizeof(aligns));
1007 : 0 : max_order = 0;
1008 : 0 : size = 0;
1009 : :
1010 [ # # ]: 0 : list_for_each_entry(dev, &bus->devices, bus_list) {
1011 : : int i;
1012 : :
1013 [ # # ]: 0 : for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1014 : 0 : struct resource *r = &dev->resource[i];
1015 : 0 : resource_size_t r_size;
1016 : :
1017 [ # # # # ]: 0 : if (r->parent || (r->flags & IORESOURCE_PCI_FIXED) ||
1018 [ # # # # ]: 0 : ((r->flags & mask) != type &&
1019 [ # # ]: 0 : (r->flags & mask) != type2 &&
1020 : : (r->flags & mask) != type3))
1021 : 0 : continue;
1022 : 0 : r_size = resource_size(r);
1023 : : #ifdef CONFIG_PCI_IOV
1024 : : /* Put SRIOV requested res to the optional list */
1025 : : if (realloc_head && i >= PCI_IOV_RESOURCES &&
1026 : : i <= PCI_IOV_RESOURCE_END) {
1027 : : add_align = max(pci_resource_alignment(dev, r), add_align);
1028 : : r->end = r->start - 1;
1029 : : add_to_list(realloc_head, dev, r, r_size, 0 /* Don't care */);
1030 : : children_add_size += r_size;
1031 : : continue;
1032 : : }
1033 : : #endif
1034 : : /*
1035 : : * aligns[0] is for 1MB (since bridge memory
1036 : : * windows are always at least 1MB aligned), so
1037 : : * keep "order" from being negative for smaller
1038 : : * resources.
1039 : : */
1040 : 0 : align = pci_resource_alignment(dev, r);
1041 [ # # ]: 0 : order = __ffs(align) - 20;
1042 : 0 : if (order < 0)
1043 : : order = 0;
1044 [ # # ]: 0 : if (order >= ARRAY_SIZE(aligns)) {
1045 : 0 : pci_warn(dev, "disabling BAR %d: %pR (bad alignment %#llx)\n",
1046 : : i, r, (unsigned long long) align);
1047 : 0 : r->flags = 0;
1048 : 0 : continue;
1049 : : }
1050 : 0 : size += max(r_size, align);
1051 : : /*
1052 : : * Exclude ranges with size > align from calculation of
1053 : : * the alignment.
1054 : : */
1055 [ # # ]: 0 : if (r_size <= align)
1056 : 0 : aligns[order] += align;
1057 : 0 : if (order > max_order)
1058 : : max_order = order;
1059 : :
1060 [ # # ]: 0 : if (realloc_head) {
1061 : 0 : children_add_size += get_res_add_size(realloc_head, r);
1062 : 0 : children_add_align = get_res_add_align(realloc_head, r);
1063 : 0 : add_align = max(add_align, children_add_align);
1064 : : }
1065 : : }
1066 : : }
1067 : :
1068 : 0 : min_align = calculate_mem_align(aligns, max_order);
1069 : 0 : min_align = max(min_align, window_alignment(bus, b_res->flags));
1070 [ # # ]: 0 : size0 = calculate_memsize(size, min_size, 0, 0, resource_size(b_res), min_align);
1071 : 0 : add_align = max(min_align, add_align);
1072 [ # # # # : 0 : size1 = (!realloc_head || (realloc_head && !add_size && !children_add_size)) ? size0 :
# # ]
1073 : : calculate_memsize(size, min_size, add_size, children_add_size,
1074 : : resource_size(b_res), add_align);
1075 [ # # ]: 0 : if (!size0 && !size1) {
1076 [ # # # # ]: 0 : if (b_res->start || b_res->end)
1077 : 0 : pci_info(bus->self, "disabling bridge window %pR to %pR (unused)\n",
1078 : : b_res, &bus->busn_res);
1079 : 0 : b_res->flags = 0;
1080 : 0 : return 0;
1081 : : }
1082 : 0 : b_res->start = min_align;
1083 : 0 : b_res->end = size0 + min_align - 1;
1084 : 0 : b_res->flags |= IORESOURCE_STARTALIGN;
1085 [ # # ]: 0 : if (size1 > size0 && realloc_head) {
1086 : 0 : add_to_list(realloc_head, bus->self, b_res, size1-size0, add_align);
1087 : 0 : pci_info(bus->self, "bridge window %pR to %pR add_size %llx add_align %llx\n",
1088 : : b_res, &bus->busn_res,
1089 : : (unsigned long long) (size1 - size0),
1090 : : (unsigned long long) add_align);
1091 : : }
1092 : : return 0;
1093 : : }
1094 : :
1095 : 0 : unsigned long pci_cardbus_resource_alignment(struct resource *res)
1096 : : {
1097 [ # # ]: 0 : if (res->flags & IORESOURCE_IO)
1098 : 0 : return pci_cardbus_io_size;
1099 [ # # ]: 0 : if (res->flags & IORESOURCE_MEM)
1100 : 0 : return pci_cardbus_mem_size;
1101 : : return 0;
1102 : : }
1103 : :
1104 : : static void pci_bus_size_cardbus(struct pci_bus *bus,
1105 : : struct list_head *realloc_head)
1106 : : {
1107 : : struct pci_dev *bridge = bus->self;
1108 : : struct resource *b_res = &bridge->resource[PCI_BRIDGE_RESOURCES];
1109 : : resource_size_t b_res_3_size = pci_cardbus_mem_size * 2;
1110 : : u16 ctrl;
1111 : :
1112 : : if (b_res[0].parent)
1113 : : goto handle_b_res_1;
1114 : : /*
1115 : : * Reserve some resources for CardBus. We reserve a fixed amount
1116 : : * of bus space for CardBus bridges.
1117 : : */
1118 : : b_res[0].start = pci_cardbus_io_size;
1119 : : b_res[0].end = b_res[0].start + pci_cardbus_io_size - 1;
1120 : : b_res[0].flags |= IORESOURCE_IO | IORESOURCE_STARTALIGN;
1121 : : if (realloc_head) {
1122 : : b_res[0].end -= pci_cardbus_io_size;
1123 : : add_to_list(realloc_head, bridge, b_res, pci_cardbus_io_size,
1124 : : pci_cardbus_io_size);
1125 : : }
1126 : :
1127 : : handle_b_res_1:
1128 : : if (b_res[1].parent)
1129 : : goto handle_b_res_2;
1130 : : b_res[1].start = pci_cardbus_io_size;
1131 : : b_res[1].end = b_res[1].start + pci_cardbus_io_size - 1;
1132 : : b_res[1].flags |= IORESOURCE_IO | IORESOURCE_STARTALIGN;
1133 : : if (realloc_head) {
1134 : : b_res[1].end -= pci_cardbus_io_size;
1135 : : add_to_list(realloc_head, bridge, b_res+1, pci_cardbus_io_size,
1136 : : pci_cardbus_io_size);
1137 : : }
1138 : :
1139 : : handle_b_res_2:
1140 : : /* MEM1 must not be pref MMIO */
1141 : : pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1142 : : if (ctrl & PCI_CB_BRIDGE_CTL_PREFETCH_MEM1) {
1143 : : ctrl &= ~PCI_CB_BRIDGE_CTL_PREFETCH_MEM1;
1144 : : pci_write_config_word(bridge, PCI_CB_BRIDGE_CONTROL, ctrl);
1145 : : pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1146 : : }
1147 : :
1148 : : /* Check whether prefetchable memory is supported by this bridge. */
1149 : : pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1150 : : if (!(ctrl & PCI_CB_BRIDGE_CTL_PREFETCH_MEM0)) {
1151 : : ctrl |= PCI_CB_BRIDGE_CTL_PREFETCH_MEM0;
1152 : : pci_write_config_word(bridge, PCI_CB_BRIDGE_CONTROL, ctrl);
1153 : : pci_read_config_word(bridge, PCI_CB_BRIDGE_CONTROL, &ctrl);
1154 : : }
1155 : :
1156 : : if (b_res[2].parent)
1157 : : goto handle_b_res_3;
1158 : : /*
1159 : : * If we have prefetchable memory support, allocate two regions.
1160 : : * Otherwise, allocate one region of twice the size.
1161 : : */
1162 : : if (ctrl & PCI_CB_BRIDGE_CTL_PREFETCH_MEM0) {
1163 : : b_res[2].start = pci_cardbus_mem_size;
1164 : : b_res[2].end = b_res[2].start + pci_cardbus_mem_size - 1;
1165 : : b_res[2].flags |= IORESOURCE_MEM | IORESOURCE_PREFETCH |
1166 : : IORESOURCE_STARTALIGN;
1167 : : if (realloc_head) {
1168 : : b_res[2].end -= pci_cardbus_mem_size;
1169 : : add_to_list(realloc_head, bridge, b_res+2,
1170 : : pci_cardbus_mem_size, pci_cardbus_mem_size);
1171 : : }
1172 : :
1173 : : /* Reduce that to half */
1174 : : b_res_3_size = pci_cardbus_mem_size;
1175 : : }
1176 : :
1177 : : handle_b_res_3:
1178 : : if (b_res[3].parent)
1179 : : goto handle_done;
1180 : : b_res[3].start = pci_cardbus_mem_size;
1181 : : b_res[3].end = b_res[3].start + b_res_3_size - 1;
1182 : : b_res[3].flags |= IORESOURCE_MEM | IORESOURCE_STARTALIGN;
1183 : : if (realloc_head) {
1184 : : b_res[3].end -= b_res_3_size;
1185 : : add_to_list(realloc_head, bridge, b_res+3, b_res_3_size,
1186 : : pci_cardbus_mem_size);
1187 : : }
1188 : :
1189 : : handle_done:
1190 : : ;
1191 : : }
1192 : :
1193 : 21 : void __pci_bus_size_bridges(struct pci_bus *bus, struct list_head *realloc_head)
1194 : : {
1195 : 21 : struct pci_dev *dev;
1196 : 21 : unsigned long mask, prefmask, type2 = 0, type3 = 0;
1197 : 21 : resource_size_t additional_io_size = 0, additional_mmio_size = 0,
1198 : : additional_mmio_pref_size = 0;
1199 : 21 : struct resource *b_res;
1200 : 21 : int ret;
1201 : :
1202 [ + + ]: 168 : list_for_each_entry(dev, &bus->devices, bus_list) {
1203 : 147 : struct pci_bus *b = dev->subordinate;
1204 [ + - ]: 147 : if (!b)
1205 : 147 : continue;
1206 : :
1207 [ # # ]: 0 : switch (dev->hdr_type) {
1208 : 0 : case PCI_HEADER_TYPE_CARDBUS:
1209 : 0 : pci_bus_size_cardbus(b, realloc_head);
1210 : 0 : break;
1211 : :
1212 : 0 : case PCI_HEADER_TYPE_BRIDGE:
1213 : : default:
1214 : 0 : __pci_bus_size_bridges(b, realloc_head);
1215 : 0 : break;
1216 : : }
1217 : : }
1218 : :
1219 : : /* The root bus? */
1220 [ - + ]: 21 : if (pci_is_root_bus(bus))
1221 : : return;
1222 : :
1223 [ # # # ]: 0 : switch (bus->self->hdr_type) {
1224 : : case PCI_HEADER_TYPE_CARDBUS:
1225 : : /* Don't size CardBuses yet */
1226 : : break;
1227 : :
1228 : 0 : case PCI_HEADER_TYPE_BRIDGE:
1229 : 0 : pci_bridge_check_ranges(bus);
1230 [ # # ]: 0 : if (bus->self->is_hotplug_bridge) {
1231 : 0 : additional_io_size = pci_hotplug_io_size;
1232 : 0 : additional_mmio_size = pci_hotplug_mmio_size;
1233 : 0 : additional_mmio_pref_size = pci_hotplug_mmio_pref_size;
1234 : : }
1235 : : /* Fall through */
1236 : : default:
1237 [ # # ]: 0 : pbus_size_io(bus, realloc_head ? 0 : additional_io_size,
1238 : : additional_io_size, realloc_head);
1239 : :
1240 : : /*
1241 : : * If there's a 64-bit prefetchable MMIO window, compute
1242 : : * the size required to put all 64-bit prefetchable
1243 : : * resources in it.
1244 : : */
1245 : 0 : b_res = &bus->self->resource[PCI_BRIDGE_RESOURCES];
1246 : 0 : mask = IORESOURCE_MEM;
1247 : 0 : prefmask = IORESOURCE_MEM | IORESOURCE_PREFETCH;
1248 [ # # ]: 0 : if (b_res[2].flags & IORESOURCE_MEM_64) {
1249 : 0 : prefmask |= IORESOURCE_MEM_64;
1250 [ # # ]: 0 : ret = pbus_size_mem(bus, prefmask, prefmask,
1251 : : prefmask, prefmask,
1252 : : realloc_head ? 0 : additional_mmio_pref_size,
1253 : : additional_mmio_pref_size, realloc_head);
1254 : :
1255 : : /*
1256 : : * If successful, all non-prefetchable resources
1257 : : * and any 32-bit prefetchable resources will go in
1258 : : * the non-prefetchable window.
1259 : : */
1260 [ # # ]: 0 : if (ret == 0) {
1261 : 0 : mask = prefmask;
1262 : 0 : type2 = prefmask & ~IORESOURCE_MEM_64;
1263 : 0 : type3 = prefmask & ~IORESOURCE_PREFETCH;
1264 : : }
1265 : : }
1266 : :
1267 : : /*
1268 : : * If there is no 64-bit prefetchable window, compute the
1269 : : * size required to put all prefetchable resources in the
1270 : : * 32-bit prefetchable window (if there is one).
1271 : : */
1272 [ # # ]: 0 : if (!type2) {
1273 : 0 : prefmask &= ~IORESOURCE_MEM_64;
1274 [ # # ]: 0 : ret = pbus_size_mem(bus, prefmask, prefmask,
1275 : : prefmask, prefmask,
1276 : : realloc_head ? 0 : additional_mmio_pref_size,
1277 : : additional_mmio_pref_size, realloc_head);
1278 : :
1279 : : /*
1280 : : * If successful, only non-prefetchable resources
1281 : : * will go in the non-prefetchable window.
1282 : : */
1283 [ # # ]: 0 : if (ret == 0)
1284 : : mask = prefmask;
1285 : : else
1286 : 0 : additional_mmio_size += additional_mmio_pref_size;
1287 : :
1288 : : type2 = type3 = IORESOURCE_MEM;
1289 : : }
1290 : :
1291 : : /*
1292 : : * Compute the size required to put everything else in the
1293 : : * non-prefetchable window. This includes:
1294 : : *
1295 : : * - all non-prefetchable resources
1296 : : * - 32-bit prefetchable resources if there's a 64-bit
1297 : : * prefetchable window or no prefetchable window at all
1298 : : * - 64-bit prefetchable resources if there's no prefetchable
1299 : : * window at all
1300 : : *
1301 : : * Note that the strategy in __pci_assign_resource() must match
1302 : : * that used here. Specifically, we cannot put a 32-bit
1303 : : * prefetchable resource in a 64-bit prefetchable window.
1304 : : */
1305 [ # # ]: 0 : pbus_size_mem(bus, mask, IORESOURCE_MEM, type2, type3,
1306 : : realloc_head ? 0 : additional_mmio_size,
1307 : : additional_mmio_size, realloc_head);
1308 : 0 : break;
1309 : : }
1310 : : }
1311 : :
1312 : 0 : void pci_bus_size_bridges(struct pci_bus *bus)
1313 : : {
1314 : 0 : __pci_bus_size_bridges(bus, NULL);
1315 : 0 : }
1316 : : EXPORT_SYMBOL(pci_bus_size_bridges);
1317 : :
1318 : 0 : static void assign_fixed_resource_on_bus(struct pci_bus *b, struct resource *r)
1319 : : {
1320 : 0 : int i;
1321 : 0 : struct resource *parent_r;
1322 : 0 : unsigned long mask = IORESOURCE_IO | IORESOURCE_MEM |
1323 : : IORESOURCE_PREFETCH;
1324 : :
1325 [ # # # # ]: 0 : pci_bus_for_each_resource(b, parent_r, i) {
1326 [ # # ]: 0 : if (!parent_r)
1327 : 0 : continue;
1328 : :
1329 [ # # # # ]: 0 : if ((r->flags & mask) == (parent_r->flags & mask) &&
1330 : : resource_contains(parent_r, r))
1331 : 0 : request_resource(parent_r, r);
1332 : : }
1333 : 0 : }
1334 : :
1335 : : /*
1336 : : * Try to assign any resources marked as IORESOURCE_PCI_FIXED, as they are
1337 : : * skipped by pbus_assign_resources_sorted().
1338 : : */
1339 : 147 : static void pdev_assign_fixed_resources(struct pci_dev *dev)
1340 : : {
1341 : 147 : int i;
1342 : :
1343 [ + + ]: 1764 : for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1344 : 1617 : struct pci_bus *b;
1345 : 1617 : struct resource *r = &dev->resource[i];
1346 : :
1347 [ + + - + ]: 1617 : if (r->parent || !(r->flags & IORESOURCE_PCI_FIXED) ||
1348 [ # # ]: 0 : !(r->flags & (IORESOURCE_IO | IORESOURCE_MEM)))
1349 : 1617 : continue;
1350 : :
1351 : 0 : b = dev->bus;
1352 [ # # # # ]: 0 : while (b && !r->parent) {
1353 : 0 : assign_fixed_resource_on_bus(b, r);
1354 : 0 : b = b->parent;
1355 : : }
1356 : : }
1357 : 147 : }
1358 : :
1359 : 21 : void __pci_bus_assign_resources(const struct pci_bus *bus,
1360 : : struct list_head *realloc_head,
1361 : : struct list_head *fail_head)
1362 : : {
1363 : 21 : struct pci_bus *b;
1364 : 21 : struct pci_dev *dev;
1365 : :
1366 : 21 : pbus_assign_resources_sorted(bus, realloc_head, fail_head);
1367 : :
1368 [ + + ]: 168 : list_for_each_entry(dev, &bus->devices, bus_list) {
1369 : 147 : pdev_assign_fixed_resources(dev);
1370 : :
1371 : 147 : b = dev->subordinate;
1372 [ + - ]: 147 : if (!b)
1373 : 147 : continue;
1374 : :
1375 : 0 : __pci_bus_assign_resources(b, realloc_head, fail_head);
1376 : :
1377 [ # # # ]: 0 : switch (dev->hdr_type) {
1378 : : case PCI_HEADER_TYPE_BRIDGE:
1379 [ # # ]: 0 : if (!pci_is_enabled(dev))
1380 : 0 : pci_setup_bridge(b);
1381 : : break;
1382 : :
1383 : 0 : case PCI_HEADER_TYPE_CARDBUS:
1384 : 0 : pci_setup_cardbus(b);
1385 : 0 : break;
1386 : :
1387 : 0 : default:
1388 : 0 : pci_info(dev, "not setting up bridge for bus %04x:%02x\n",
1389 : : pci_domain_nr(b), b->number);
1390 : 0 : break;
1391 : : }
1392 : : }
1393 : 21 : }
1394 : :
1395 : 0 : void pci_bus_assign_resources(const struct pci_bus *bus)
1396 : : {
1397 : 0 : __pci_bus_assign_resources(bus, NULL, NULL);
1398 : 0 : }
1399 : : EXPORT_SYMBOL(pci_bus_assign_resources);
1400 : :
1401 : 0 : static void pci_claim_device_resources(struct pci_dev *dev)
1402 : : {
1403 : 0 : int i;
1404 : :
1405 [ # # ]: 0 : for (i = 0; i < PCI_BRIDGE_RESOURCES; i++) {
1406 : 0 : struct resource *r = &dev->resource[i];
1407 : :
1408 [ # # # # ]: 0 : if (!r->flags || r->parent)
1409 : 0 : continue;
1410 : :
1411 : 0 : pci_claim_resource(dev, i);
1412 : : }
1413 : 0 : }
1414 : :
1415 : 0 : static void pci_claim_bridge_resources(struct pci_dev *dev)
1416 : : {
1417 : 0 : int i;
1418 : :
1419 [ # # ]: 0 : for (i = PCI_BRIDGE_RESOURCES; i < PCI_NUM_RESOURCES; i++) {
1420 : 0 : struct resource *r = &dev->resource[i];
1421 : :
1422 [ # # # # ]: 0 : if (!r->flags || r->parent)
1423 : 0 : continue;
1424 : :
1425 : 0 : pci_claim_bridge_resource(dev, i);
1426 : : }
1427 : 0 : }
1428 : :
1429 : 0 : static void pci_bus_allocate_dev_resources(struct pci_bus *b)
1430 : : {
1431 : 0 : struct pci_dev *dev;
1432 : 0 : struct pci_bus *child;
1433 : :
1434 [ # # ]: 0 : list_for_each_entry(dev, &b->devices, bus_list) {
1435 : 0 : pci_claim_device_resources(dev);
1436 : :
1437 : 0 : child = dev->subordinate;
1438 [ # # ]: 0 : if (child)
1439 : 0 : pci_bus_allocate_dev_resources(child);
1440 : : }
1441 : 0 : }
1442 : :
1443 : 0 : static void pci_bus_allocate_resources(struct pci_bus *b)
1444 : : {
1445 : 0 : struct pci_bus *child;
1446 : :
1447 : : /*
1448 : : * Carry out a depth-first search on the PCI bus tree to allocate
1449 : : * bridge apertures. Read the programmed bridge bases and
1450 : : * recursively claim the respective bridge resources.
1451 : : */
1452 [ # # ]: 0 : if (b->self) {
1453 : 0 : pci_read_bridge_bases(b);
1454 : 0 : pci_claim_bridge_resources(b->self);
1455 : : }
1456 : :
1457 [ # # ]: 0 : list_for_each_entry(child, &b->children, node)
1458 : 0 : pci_bus_allocate_resources(child);
1459 : 0 : }
1460 : :
1461 : 0 : void pci_bus_claim_resources(struct pci_bus *b)
1462 : : {
1463 : 0 : pci_bus_allocate_resources(b);
1464 : 0 : pci_bus_allocate_dev_resources(b);
1465 : 0 : }
1466 : : EXPORT_SYMBOL(pci_bus_claim_resources);
1467 : :
1468 : 0 : static void __pci_bridge_assign_resources(const struct pci_dev *bridge,
1469 : : struct list_head *add_head,
1470 : : struct list_head *fail_head)
1471 : : {
1472 : 0 : struct pci_bus *b;
1473 : :
1474 : 0 : pdev_assign_resources_sorted((struct pci_dev *)bridge,
1475 : : add_head, fail_head);
1476 : :
1477 : 0 : b = bridge->subordinate;
1478 [ # # ]: 0 : if (!b)
1479 : : return;
1480 : :
1481 : 0 : __pci_bus_assign_resources(b, add_head, fail_head);
1482 : :
1483 [ # # # ]: 0 : switch (bridge->class >> 8) {
1484 : : case PCI_CLASS_BRIDGE_PCI:
1485 : 0 : pci_setup_bridge(b);
1486 : : break;
1487 : :
1488 : 0 : case PCI_CLASS_BRIDGE_CARDBUS:
1489 : 0 : pci_setup_cardbus(b);
1490 : 0 : break;
1491 : :
1492 : 0 : default:
1493 : 0 : pci_info(bridge, "not setting up bridge for bus %04x:%02x\n",
1494 : : pci_domain_nr(b), b->number);
1495 : 0 : break;
1496 : : }
1497 : : }
1498 : :
1499 : : #define PCI_RES_TYPE_MASK \
1500 : : (IORESOURCE_IO | IORESOURCE_MEM | IORESOURCE_PREFETCH |\
1501 : : IORESOURCE_MEM_64)
1502 : :
1503 : 0 : static void pci_bridge_release_resources(struct pci_bus *bus,
1504 : : unsigned long type)
1505 : : {
1506 : 0 : struct pci_dev *dev = bus->self;
1507 : 0 : struct resource *r;
1508 : 0 : unsigned old_flags = 0;
1509 : 0 : struct resource *b_res;
1510 : 0 : int idx = 1;
1511 : :
1512 : 0 : b_res = &dev->resource[PCI_BRIDGE_RESOURCES];
1513 : :
1514 : : /*
1515 : : * 1. If IO port assignment fails, release bridge IO port.
1516 : : * 2. If non pref MMIO assignment fails, release bridge nonpref MMIO.
1517 : : * 3. If 64bit pref MMIO assignment fails, and bridge pref is 64bit,
1518 : : * release bridge pref MMIO.
1519 : : * 4. If pref MMIO assignment fails, and bridge pref is 32bit,
1520 : : * release bridge pref MMIO.
1521 : : * 5. If pref MMIO assignment fails, and bridge pref is not
1522 : : * assigned, release bridge nonpref MMIO.
1523 : : */
1524 [ # # ]: 0 : if (type & IORESOURCE_IO)
1525 : : idx = 0;
1526 [ # # ]: 0 : else if (!(type & IORESOURCE_PREFETCH))
1527 : : idx = 1;
1528 [ # # ]: 0 : else if ((type & IORESOURCE_MEM_64) &&
1529 [ # # ]: 0 : (b_res[2].flags & IORESOURCE_MEM_64))
1530 : : idx = 2;
1531 [ # # ]: 0 : else if (!(b_res[2].flags & IORESOURCE_MEM_64) &&
1532 : : (b_res[2].flags & IORESOURCE_PREFETCH))
1533 : : idx = 2;
1534 : : else
1535 : 0 : idx = 1;
1536 : :
1537 : 0 : r = &b_res[idx];
1538 : :
1539 [ # # ]: 0 : if (!r->parent)
1540 : : return;
1541 : :
1542 : : /* If there are children, release them all */
1543 : 0 : release_child_resources(r);
1544 [ # # ]: 0 : if (!release_resource(r)) {
1545 : 0 : type = old_flags = r->flags & PCI_RES_TYPE_MASK;
1546 : 0 : pci_info(dev, "resource %d %pR released\n",
1547 : : PCI_BRIDGE_RESOURCES + idx, r);
1548 : : /* Keep the old size */
1549 [ # # ]: 0 : r->end = resource_size(r) - 1;
1550 : 0 : r->start = 0;
1551 : 0 : r->flags = 0;
1552 : :
1553 : : /* Avoiding touch the one without PREF */
1554 [ # # ]: 0 : if (type & IORESOURCE_PREFETCH)
1555 : 0 : type = IORESOURCE_PREFETCH;
1556 : 0 : __pci_setup_bridge(bus, type);
1557 : : /* For next child res under same bridge */
1558 : 0 : r->flags = old_flags;
1559 : : }
1560 : : }
1561 : :
1562 : : enum release_type {
1563 : : leaf_only,
1564 : : whole_subtree,
1565 : : };
1566 : :
1567 : : /*
1568 : : * Try to release PCI bridge resources from leaf bridge, so we can allocate
1569 : : * a larger window later.
1570 : : */
1571 : 0 : static void pci_bus_release_bridge_resources(struct pci_bus *bus,
1572 : : unsigned long type,
1573 : : enum release_type rel_type)
1574 : : {
1575 : 0 : struct pci_dev *dev;
1576 : 0 : bool is_leaf_bridge = true;
1577 : :
1578 [ # # ]: 0 : list_for_each_entry(dev, &bus->devices, bus_list) {
1579 : 0 : struct pci_bus *b = dev->subordinate;
1580 [ # # ]: 0 : if (!b)
1581 : 0 : continue;
1582 : :
1583 : 0 : is_leaf_bridge = false;
1584 : :
1585 [ # # ]: 0 : if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1586 : 0 : continue;
1587 : :
1588 [ # # ]: 0 : if (rel_type == whole_subtree)
1589 : 0 : pci_bus_release_bridge_resources(b, type,
1590 : : whole_subtree);
1591 : : }
1592 : :
1593 [ # # ]: 0 : if (pci_is_root_bus(bus))
1594 : : return;
1595 : :
1596 [ # # ]: 0 : if ((bus->self->class >> 8) != PCI_CLASS_BRIDGE_PCI)
1597 : : return;
1598 : :
1599 [ # # ]: 0 : if ((rel_type == whole_subtree) || is_leaf_bridge)
1600 : 0 : pci_bridge_release_resources(bus, type);
1601 : : }
1602 : :
1603 : 21 : static void pci_bus_dump_res(struct pci_bus *bus)
1604 : : {
1605 : 21 : struct resource *res;
1606 : 21 : int i;
1607 : :
1608 [ + + + + ]: 189 : pci_bus_for_each_resource(bus, res, i) {
1609 [ + + + - : 168 : if (!res || !res->end || !res->flags)
- + ]
1610 : 84 : continue;
1611 : :
1612 : 84 : dev_info(&bus->dev, "resource %d %pR\n", i, res);
1613 : : }
1614 : 21 : }
1615 : :
1616 : 21 : static void pci_bus_dump_resources(struct pci_bus *bus)
1617 : : {
1618 : 21 : struct pci_bus *b;
1619 : 21 : struct pci_dev *dev;
1620 : :
1621 : :
1622 : 21 : pci_bus_dump_res(bus);
1623 : :
1624 [ + + ]: 168 : list_for_each_entry(dev, &bus->devices, bus_list) {
1625 : 147 : b = dev->subordinate;
1626 [ + - ]: 147 : if (!b)
1627 : 147 : continue;
1628 : :
1629 : 0 : pci_bus_dump_resources(b);
1630 : : }
1631 : 21 : }
1632 : :
1633 : 0 : static int pci_bus_get_depth(struct pci_bus *bus)
1634 : : {
1635 : 0 : int depth = 0;
1636 : 0 : struct pci_bus *child_bus;
1637 : :
1638 [ # # # # ]: 0 : list_for_each_entry(child_bus, &bus->children, node) {
1639 : 0 : int ret;
1640 : :
1641 : 0 : ret = pci_bus_get_depth(child_bus);
1642 : 0 : if (ret + 1 > depth)
1643 : : depth = ret + 1;
1644 : : }
1645 : :
1646 : 0 : return depth;
1647 : : }
1648 : :
1649 : : /*
1650 : : * -1: undefined, will auto detect later
1651 : : * 0: disabled by user
1652 : : * 1: disabled by auto detect
1653 : : * 2: enabled by user
1654 : : * 3: enabled by auto detect
1655 : : */
1656 : : enum enable_type {
1657 : : undefined = -1,
1658 : : user_disabled,
1659 : : auto_disabled,
1660 : : user_enabled,
1661 : : auto_enabled,
1662 : : };
1663 : :
1664 : : static enum enable_type pci_realloc_enable = undefined;
1665 : 0 : void __init pci_realloc_get_opt(char *str)
1666 : : {
1667 [ # # ]: 0 : if (!strncmp(str, "off", 3))
1668 : 0 : pci_realloc_enable = user_disabled;
1669 [ # # ]: 0 : else if (!strncmp(str, "on", 2))
1670 : 0 : pci_realloc_enable = user_enabled;
1671 : 0 : }
1672 : 21 : static bool pci_realloc_enabled(enum enable_type enable)
1673 : : {
1674 : 21 : return enable >= user_enabled;
1675 : : }
1676 : :
1677 : : #if defined(CONFIG_PCI_IOV) && defined(CONFIG_PCI_REALLOC_ENABLE_AUTO)
1678 : : static int iov_resources_unassigned(struct pci_dev *dev, void *data)
1679 : : {
1680 : : int i;
1681 : : bool *unassigned = data;
1682 : :
1683 : : for (i = 0; i < PCI_SRIOV_NUM_BARS; i++) {
1684 : : struct resource *r = &dev->resource[i + PCI_IOV_RESOURCES];
1685 : : struct pci_bus_region region;
1686 : :
1687 : : /* Not assigned or rejected by kernel? */
1688 : : if (!r->flags)
1689 : : continue;
1690 : :
1691 : : pcibios_resource_to_bus(dev->bus, ®ion, r);
1692 : : if (!region.start) {
1693 : : *unassigned = true;
1694 : : return 1; /* Return early from pci_walk_bus() */
1695 : : }
1696 : : }
1697 : :
1698 : : return 0;
1699 : : }
1700 : :
1701 : : static enum enable_type pci_realloc_detect(struct pci_bus *bus,
1702 : : enum enable_type enable_local)
1703 : : {
1704 : : bool unassigned = false;
1705 : : struct pci_host_bridge *host;
1706 : :
1707 : : if (enable_local != undefined)
1708 : : return enable_local;
1709 : :
1710 : : host = pci_find_host_bridge(bus);
1711 : : if (host->preserve_config)
1712 : : return auto_disabled;
1713 : :
1714 : : pci_walk_bus(bus, iov_resources_unassigned, &unassigned);
1715 : : if (unassigned)
1716 : : return auto_enabled;
1717 : :
1718 : : return enable_local;
1719 : : }
1720 : : #else
1721 : 21 : static enum enable_type pci_realloc_detect(struct pci_bus *bus,
1722 : : enum enable_type enable_local)
1723 : : {
1724 : 21 : return enable_local;
1725 : : }
1726 : : #endif
1727 : :
1728 : : /*
1729 : : * First try will not touch PCI bridge res.
1730 : : * Second and later try will clear small leaf bridge res.
1731 : : * Will stop till to the max depth if can not find good one.
1732 : : */
1733 : 21 : void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus)
1734 : : {
1735 : 21 : LIST_HEAD(realloc_head);
1736 : : /* List of resources that want additional resources */
1737 : 21 : struct list_head *add_list = NULL;
1738 : 21 : int tried_times = 0;
1739 : 21 : enum release_type rel_type = leaf_only;
1740 : 21 : LIST_HEAD(fail_head);
1741 : 21 : struct pci_dev_resource *fail_res;
1742 : 21 : int pci_try_num = 1;
1743 : 21 : enum enable_type enable_local;
1744 : :
1745 : : /* Don't realloc if asked to do so */
1746 : 21 : enable_local = pci_realloc_detect(bus, pci_realloc_enable);
1747 [ + - ]: 21 : if (pci_realloc_enabled(enable_local)) {
1748 : 0 : int max_depth = pci_bus_get_depth(bus);
1749 : :
1750 : 0 : pci_try_num = max_depth + 1;
1751 : 0 : dev_info(&bus->dev, "max bus depth: %d pci_try_num: %d\n",
1752 : : max_depth, pci_try_num);
1753 : : }
1754 : :
1755 : 21 : again:
1756 : : /*
1757 : : * Last try will use add_list, otherwise will try good to have as must
1758 : : * have, so can realloc parent bridge resource
1759 : : */
1760 [ + - ]: 21 : if (tried_times + 1 == pci_try_num)
1761 : 21 : add_list = &realloc_head;
1762 : : /*
1763 : : * Depth first, calculate sizes and alignments of all subordinate buses.
1764 : : */
1765 : 21 : __pci_bus_size_bridges(bus, add_list);
1766 : :
1767 : : /* Depth last, allocate resources and update the hardware. */
1768 : 21 : __pci_bus_assign_resources(bus, add_list, &fail_head);
1769 [ + - ]: 21 : if (add_list)
1770 [ - + ]: 21 : BUG_ON(!list_empty(add_list));
1771 : 21 : tried_times++;
1772 : :
1773 : : /* Any device complain? */
1774 [ + - ]: 21 : if (list_empty(&fail_head))
1775 : 21 : goto dump;
1776 : :
1777 [ # # ]: 0 : if (tried_times >= pci_try_num) {
1778 [ # # ]: 0 : if (enable_local == undefined)
1779 : 0 : dev_info(&bus->dev, "Some PCI device resources are unassigned, try booting with pci=realloc\n");
1780 [ # # ]: 0 : else if (enable_local == auto_enabled)
1781 : 0 : dev_info(&bus->dev, "Automatically enabled pci realloc, if you have problem, try booting with pci=realloc=off\n");
1782 : :
1783 : 0 : free_list(&fail_head);
1784 : 0 : goto dump;
1785 : : }
1786 : :
1787 : 0 : dev_info(&bus->dev, "No. %d try to assign unassigned res\n",
1788 : : tried_times + 1);
1789 : :
1790 : : /* Third times and later will not check if it is leaf */
1791 [ # # ]: 0 : if ((tried_times + 1) > 2)
1792 : 0 : rel_type = whole_subtree;
1793 : :
1794 : : /*
1795 : : * Try to release leaf bridge's resources that doesn't fit resource of
1796 : : * child device under that bridge.
1797 : : */
1798 [ # # ]: 0 : list_for_each_entry(fail_res, &fail_head, list)
1799 : 0 : pci_bus_release_bridge_resources(fail_res->dev->bus,
1800 : 0 : fail_res->flags & PCI_RES_TYPE_MASK,
1801 : : rel_type);
1802 : :
1803 : : /* Restore size and flags */
1804 [ # # ]: 0 : list_for_each_entry(fail_res, &fail_head, list) {
1805 : 0 : struct resource *res = fail_res->res;
1806 : 0 : int idx;
1807 : :
1808 : 0 : res->start = fail_res->start;
1809 : 0 : res->end = fail_res->end;
1810 : 0 : res->flags = fail_res->flags;
1811 : :
1812 [ # # ]: 0 : if (pci_is_bridge(fail_res->dev)) {
1813 : 0 : idx = res - &fail_res->dev->resource[0];
1814 [ # # ]: 0 : if (idx >= PCI_BRIDGE_RESOURCES &&
1815 : : idx <= PCI_BRIDGE_RESOURCE_END)
1816 : 0 : res->flags = 0;
1817 : : }
1818 : : }
1819 : 0 : free_list(&fail_head);
1820 : :
1821 : 0 : goto again;
1822 : :
1823 : 21 : dump:
1824 : : /* Dump the resource on buses */
1825 : 21 : pci_bus_dump_resources(bus);
1826 : 21 : }
1827 : :
1828 : 21 : void __init pci_assign_unassigned_resources(void)
1829 : : {
1830 : 21 : struct pci_bus *root_bus;
1831 : :
1832 [ + + ]: 42 : list_for_each_entry(root_bus, &pci_root_buses, node) {
1833 : 21 : pci_assign_unassigned_root_bus_resources(root_bus);
1834 : :
1835 : : /* Make sure the root bridge has a companion ACPI device */
1836 [ + - + - : 42 : if (ACPI_HANDLE(root_bus->bridge))
+ - ]
1837 [ + - + - ]: 42 : acpi_ioapic_add(ACPI_HANDLE(root_bus->bridge));
1838 : : }
1839 : 21 : }
1840 : :
1841 : 0 : static void adjust_bridge_window(struct pci_dev *bridge, struct resource *res,
1842 : : struct list_head *add_list,
1843 : : resource_size_t new_size)
1844 : : {
1845 : 0 : resource_size_t add_size, size = resource_size(res);
1846 : :
1847 [ # # # # : 0 : if (res->parent)
# # ]
1848 : : return;
1849 : :
1850 [ # # # # : 0 : if (!new_size)
# # ]
1851 : : return;
1852 : :
1853 : 0 : if (new_size > size) {
1854 : : add_size = new_size - size;
1855 : : pci_dbg(bridge, "bridge window %pR extended by %pa\n", res,
1856 : : &add_size);
1857 : 0 : } else if (new_size < size) {
1858 : : add_size = size - new_size;
1859 : : pci_dbg(bridge, "bridge window %pR shrunken by %pa\n", res,
1860 : : &add_size);
1861 : : }
1862 : :
1863 : 0 : res->end = res->start + new_size - 1;
1864 : 0 : remove_from_list(add_list, res);
1865 : : }
1866 : :
1867 : 0 : static void pci_bus_distribute_available_resources(struct pci_bus *bus,
1868 : : struct list_head *add_list,
1869 : : struct resource io,
1870 : : struct resource mmio,
1871 : : struct resource mmio_pref)
1872 : : {
1873 : 0 : unsigned int normal_bridges = 0, hotplug_bridges = 0;
1874 : 0 : struct resource *io_res, *mmio_res, *mmio_pref_res;
1875 : 0 : struct pci_dev *dev, *bridge = bus->self;
1876 : 0 : resource_size_t io_per_hp, mmio_per_hp, mmio_pref_per_hp, align;
1877 : :
1878 : 0 : io_res = &bridge->resource[PCI_BRIDGE_RESOURCES + 0];
1879 : 0 : mmio_res = &bridge->resource[PCI_BRIDGE_RESOURCES + 1];
1880 : 0 : mmio_pref_res = &bridge->resource[PCI_BRIDGE_RESOURCES + 2];
1881 : :
1882 : : /*
1883 : : * The alignment of this bridge is yet to be considered, hence it must
1884 : : * be done now before extending its bridge window.
1885 : : */
1886 : 0 : align = pci_resource_alignment(bridge, io_res);
1887 [ # # # # ]: 0 : if (!io_res->parent && align)
1888 : 0 : io.start = min(ALIGN(io.start, align), io.end + 1);
1889 : :
1890 : 0 : align = pci_resource_alignment(bridge, mmio_res);
1891 [ # # # # ]: 0 : if (!mmio_res->parent && align)
1892 : 0 : mmio.start = min(ALIGN(mmio.start, align), mmio.end + 1);
1893 : :
1894 : 0 : align = pci_resource_alignment(bridge, mmio_pref_res);
1895 [ # # # # ]: 0 : if (!mmio_pref_res->parent && align)
1896 : 0 : mmio_pref.start = min(ALIGN(mmio_pref.start, align),
1897 : : mmio_pref.end + 1);
1898 : :
1899 : : /*
1900 : : * Now that we have adjusted for alignment, update the bridge window
1901 : : * resources to fill as much remaining resource space as possible.
1902 : : */
1903 [ # # ]: 0 : adjust_bridge_window(bridge, io_res, add_list, resource_size(&io));
1904 [ # # ]: 0 : adjust_bridge_window(bridge, mmio_res, add_list, resource_size(&mmio));
1905 [ # # ]: 0 : adjust_bridge_window(bridge, mmio_pref_res, add_list,
1906 : : resource_size(&mmio_pref));
1907 : :
1908 : : /*
1909 : : * Calculate how many hotplug bridges and normal bridges there
1910 : : * are on this bus. We will distribute the additional available
1911 : : * resources between hotplug bridges.
1912 : : */
1913 [ # # # # ]: 0 : for_each_pci_bridge(dev, bus) {
1914 [ # # ]: 0 : if (dev->is_hotplug_bridge)
1915 : 0 : hotplug_bridges++;
1916 : : else
1917 : 0 : normal_bridges++;
1918 : : }
1919 : :
1920 : : /*
1921 : : * There is only one bridge on the bus so it gets all available
1922 : : * resources which it can then distribute to the possible hotplug
1923 : : * bridges below.
1924 : : */
1925 [ # # ]: 0 : if (hotplug_bridges + normal_bridges == 1) {
1926 : 0 : dev = list_first_entry(&bus->devices, struct pci_dev, bus_list);
1927 [ # # ]: 0 : if (dev->subordinate)
1928 : 0 : pci_bus_distribute_available_resources(dev->subordinate,
1929 : : add_list, io, mmio, mmio_pref);
1930 : 0 : return;
1931 : : }
1932 : :
1933 [ # # ]: 0 : if (hotplug_bridges == 0)
1934 : : return;
1935 : :
1936 : : /*
1937 : : * Calculate the total amount of extra resource space we can
1938 : : * pass to bridges below this one. This is basically the
1939 : : * extra space reduced by the minimal required space for the
1940 : : * non-hotplug bridges.
1941 : : */
1942 [ # # # # ]: 0 : for_each_pci_bridge(dev, bus) {
1943 : 0 : resource_size_t used_size;
1944 : 0 : struct resource *res;
1945 : :
1946 [ # # ]: 0 : if (dev->is_hotplug_bridge)
1947 : 0 : continue;
1948 : :
1949 : : /*
1950 : : * Reduce the available resource space by what the
1951 : : * bridge and devices below it occupy.
1952 : : */
1953 : 0 : res = &dev->resource[PCI_BRIDGE_RESOURCES + 0];
1954 : 0 : align = pci_resource_alignment(dev, res);
1955 [ # # ]: 0 : align = align ? ALIGN(io.start, align) - io.start : 0;
1956 [ # # ]: 0 : used_size = align + resource_size(res);
1957 [ # # ]: 0 : if (!res->parent)
1958 : 0 : io.start = min(io.start + used_size, io.end + 1);
1959 : :
1960 : 0 : res = &dev->resource[PCI_BRIDGE_RESOURCES + 1];
1961 : 0 : align = pci_resource_alignment(dev, res);
1962 [ # # ]: 0 : align = align ? ALIGN(mmio.start, align) - mmio.start : 0;
1963 [ # # ]: 0 : used_size = align + resource_size(res);
1964 [ # # ]: 0 : if (!res->parent)
1965 : 0 : mmio.start = min(mmio.start + used_size, mmio.end + 1);
1966 : :
1967 : 0 : res = &dev->resource[PCI_BRIDGE_RESOURCES + 2];
1968 : 0 : align = pci_resource_alignment(dev, res);
1969 : 0 : align = align ? ALIGN(mmio_pref.start, align) -
1970 [ # # ]: 0 : mmio_pref.start : 0;
1971 [ # # ]: 0 : used_size = align + resource_size(res);
1972 [ # # ]: 0 : if (!res->parent)
1973 : 0 : mmio_pref.start = min(mmio_pref.start + used_size,
1974 : : mmio_pref.end + 1);
1975 : : }
1976 : :
1977 : 0 : io_per_hp = div64_ul(resource_size(&io), hotplug_bridges);
1978 : 0 : mmio_per_hp = div64_ul(resource_size(&mmio), hotplug_bridges);
1979 : 0 : mmio_pref_per_hp = div64_ul(resource_size(&mmio_pref),
1980 : : hotplug_bridges);
1981 : :
1982 : : /*
1983 : : * Go over devices on this bus and distribute the remaining
1984 : : * resource space between hotplug bridges.
1985 : : */
1986 [ # # # # ]: 0 : for_each_pci_bridge(dev, bus) {
1987 : 0 : struct pci_bus *b;
1988 : :
1989 : 0 : b = dev->subordinate;
1990 [ # # # # ]: 0 : if (!b || !dev->is_hotplug_bridge)
1991 : 0 : continue;
1992 : :
1993 : : /*
1994 : : * Distribute available extra resources equally between
1995 : : * hotplug-capable downstream ports taking alignment into
1996 : : * account.
1997 : : */
1998 : 0 : io.end = io.start + io_per_hp - 1;
1999 : 0 : mmio.end = mmio.start + mmio_per_hp - 1;
2000 : 0 : mmio_pref.end = mmio_pref.start + mmio_pref_per_hp - 1;
2001 : :
2002 : 0 : pci_bus_distribute_available_resources(b, add_list, io, mmio,
2003 : : mmio_pref);
2004 : :
2005 : 0 : io.start += io_per_hp;
2006 : 0 : mmio.start += mmio_per_hp;
2007 : 0 : mmio_pref.start += mmio_pref_per_hp;
2008 : : }
2009 : : }
2010 : :
2011 : 0 : static void pci_bridge_distribute_available_resources(struct pci_dev *bridge,
2012 : : struct list_head *add_list)
2013 : : {
2014 : 0 : struct resource available_io, available_mmio, available_mmio_pref;
2015 : :
2016 [ # # ]: 0 : if (!bridge->is_hotplug_bridge)
2017 : 0 : return;
2018 : :
2019 : : /* Take the initial extra resources from the hotplug port */
2020 : 0 : available_io = bridge->resource[PCI_BRIDGE_RESOURCES + 0];
2021 : 0 : available_mmio = bridge->resource[PCI_BRIDGE_RESOURCES + 1];
2022 : 0 : available_mmio_pref = bridge->resource[PCI_BRIDGE_RESOURCES + 2];
2023 : :
2024 : 0 : pci_bus_distribute_available_resources(bridge->subordinate,
2025 : : add_list, available_io,
2026 : : available_mmio,
2027 : : available_mmio_pref);
2028 : : }
2029 : :
2030 : 0 : void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge)
2031 : : {
2032 : 0 : struct pci_bus *parent = bridge->subordinate;
2033 : : /* List of resources that want additional resources */
2034 : 0 : LIST_HEAD(add_list);
2035 : :
2036 : 0 : int tried_times = 0;
2037 : 0 : LIST_HEAD(fail_head);
2038 : 0 : struct pci_dev_resource *fail_res;
2039 : 0 : int retval;
2040 : :
2041 : 0 : again:
2042 : 0 : __pci_bus_size_bridges(parent, &add_list);
2043 : :
2044 : : /*
2045 : : * Distribute remaining resources (if any) equally between hotplug
2046 : : * bridges below. This makes it possible to extend the hierarchy
2047 : : * later without running out of resources.
2048 : : */
2049 : 0 : pci_bridge_distribute_available_resources(bridge, &add_list);
2050 : :
2051 : 0 : __pci_bridge_assign_resources(bridge, &add_list, &fail_head);
2052 [ # # ]: 0 : BUG_ON(!list_empty(&add_list));
2053 : 0 : tried_times++;
2054 : :
2055 [ # # ]: 0 : if (list_empty(&fail_head))
2056 : 0 : goto enable_all;
2057 : :
2058 [ # # ]: 0 : if (tried_times >= 2) {
2059 : : /* Still fail, don't need to try more */
2060 : 0 : free_list(&fail_head);
2061 : 0 : goto enable_all;
2062 : : }
2063 : :
2064 : 0 : printk(KERN_DEBUG "PCI: No. %d try to assign unassigned res\n",
2065 : : tried_times + 1);
2066 : :
2067 : : /*
2068 : : * Try to release leaf bridge's resources that aren't big enough
2069 : : * to contain child device resources.
2070 : : */
2071 [ # # ]: 0 : list_for_each_entry(fail_res, &fail_head, list)
2072 : 0 : pci_bus_release_bridge_resources(fail_res->dev->bus,
2073 : 0 : fail_res->flags & PCI_RES_TYPE_MASK,
2074 : : whole_subtree);
2075 : :
2076 : : /* Restore size and flags */
2077 [ # # ]: 0 : list_for_each_entry(fail_res, &fail_head, list) {
2078 : 0 : struct resource *res = fail_res->res;
2079 : 0 : int idx;
2080 : :
2081 : 0 : res->start = fail_res->start;
2082 : 0 : res->end = fail_res->end;
2083 : 0 : res->flags = fail_res->flags;
2084 : :
2085 [ # # ]: 0 : if (pci_is_bridge(fail_res->dev)) {
2086 : 0 : idx = res - &fail_res->dev->resource[0];
2087 [ # # ]: 0 : if (idx >= PCI_BRIDGE_RESOURCES &&
2088 : : idx <= PCI_BRIDGE_RESOURCE_END)
2089 : 0 : res->flags = 0;
2090 : : }
2091 : : }
2092 : 0 : free_list(&fail_head);
2093 : :
2094 : 0 : goto again;
2095 : :
2096 : 0 : enable_all:
2097 : 0 : retval = pci_reenable_device(bridge);
2098 [ # # ]: 0 : if (retval)
2099 : 0 : pci_err(bridge, "Error reenabling bridge (%d)\n", retval);
2100 : 0 : pci_set_master(bridge);
2101 : 0 : }
2102 : : EXPORT_SYMBOL_GPL(pci_assign_unassigned_bridge_resources);
2103 : :
2104 : 0 : int pci_reassign_bridge_resources(struct pci_dev *bridge, unsigned long type)
2105 : : {
2106 : 0 : struct pci_dev_resource *dev_res;
2107 : 0 : struct pci_dev *next;
2108 : 0 : LIST_HEAD(saved);
2109 : 0 : LIST_HEAD(added);
2110 : 0 : LIST_HEAD(failed);
2111 : 0 : unsigned int i;
2112 : 0 : int ret;
2113 : :
2114 : 0 : down_read(&pci_bus_sem);
2115 : :
2116 : : /* Walk to the root hub, releasing bridge BARs when possible */
2117 : 0 : next = bridge;
2118 : 0 : do {
2119 : 0 : bridge = next;
2120 [ # # ]: 0 : for (i = PCI_BRIDGE_RESOURCES; i < PCI_BRIDGE_RESOURCE_END;
2121 : 0 : i++) {
2122 : 0 : struct resource *res = &bridge->resource[i];
2123 : :
2124 [ # # ]: 0 : if ((res->flags ^ type) & PCI_RES_TYPE_MASK)
2125 : 0 : continue;
2126 : :
2127 : : /* Ignore BARs which are still in use */
2128 [ # # ]: 0 : if (res->child)
2129 : 0 : continue;
2130 : :
2131 : 0 : ret = add_to_list(&saved, bridge, res, 0, 0);
2132 [ # # ]: 0 : if (ret)
2133 : 0 : goto cleanup;
2134 : :
2135 : 0 : pci_info(bridge, "BAR %d: releasing %pR\n",
2136 : : i, res);
2137 : :
2138 [ # # ]: 0 : if (res->parent)
2139 : 0 : release_resource(res);
2140 : 0 : res->start = 0;
2141 : 0 : res->end = 0;
2142 : 0 : break;
2143 : : }
2144 [ # # ]: 0 : if (i == PCI_BRIDGE_RESOURCE_END)
2145 : : break;
2146 : :
2147 [ # # ]: 0 : next = bridge->bus ? bridge->bus->self : NULL;
2148 [ # # ]: 0 : } while (next);
2149 : :
2150 [ # # ]: 0 : if (list_empty(&saved)) {
2151 : 0 : up_read(&pci_bus_sem);
2152 : 0 : return -ENOENT;
2153 : : }
2154 : :
2155 : 0 : __pci_bus_size_bridges(bridge->subordinate, &added);
2156 : 0 : __pci_bridge_assign_resources(bridge, &added, &failed);
2157 [ # # ]: 0 : BUG_ON(!list_empty(&added));
2158 : :
2159 [ # # ]: 0 : if (!list_empty(&failed)) {
2160 : 0 : ret = -ENOSPC;
2161 : 0 : goto cleanup;
2162 : : }
2163 : :
2164 [ # # ]: 0 : list_for_each_entry(dev_res, &saved, list) {
2165 : : /* Skip the bridge we just assigned resources for */
2166 [ # # ]: 0 : if (bridge == dev_res->dev)
2167 : 0 : continue;
2168 : :
2169 : 0 : bridge = dev_res->dev;
2170 : 0 : pci_setup_bridge(bridge->subordinate);
2171 : : }
2172 : :
2173 : 0 : free_list(&saved);
2174 : 0 : up_read(&pci_bus_sem);
2175 : 0 : return 0;
2176 : :
2177 : 0 : cleanup:
2178 : : /* Restore size and flags */
2179 [ # # ]: 0 : list_for_each_entry(dev_res, &failed, list) {
2180 : 0 : struct resource *res = dev_res->res;
2181 : :
2182 : 0 : res->start = dev_res->start;
2183 : 0 : res->end = dev_res->end;
2184 : 0 : res->flags = dev_res->flags;
2185 : : }
2186 : 0 : free_list(&failed);
2187 : :
2188 : : /* Revert to the old configuration */
2189 [ # # ]: 0 : list_for_each_entry(dev_res, &saved, list) {
2190 : 0 : struct resource *res = dev_res->res;
2191 : :
2192 : 0 : bridge = dev_res->dev;
2193 : 0 : i = res - bridge->resource;
2194 : :
2195 : 0 : res->start = dev_res->start;
2196 : 0 : res->end = dev_res->end;
2197 : 0 : res->flags = dev_res->flags;
2198 : :
2199 : 0 : pci_claim_resource(bridge, i);
2200 : 0 : pci_setup_bridge(bridge->subordinate);
2201 : : }
2202 : 0 : free_list(&saved);
2203 : 0 : up_read(&pci_bus_sem);
2204 : :
2205 : 0 : return ret;
2206 : : }
2207 : :
2208 : 0 : void pci_assign_unassigned_bus_resources(struct pci_bus *bus)
2209 : : {
2210 : 0 : struct pci_dev *dev;
2211 : : /* List of resources that want additional resources */
2212 : 0 : LIST_HEAD(add_list);
2213 : :
2214 : 0 : down_read(&pci_bus_sem);
2215 [ # # # # ]: 0 : for_each_pci_bridge(dev, bus)
2216 [ # # ]: 0 : if (pci_has_subordinate(dev))
2217 : 0 : __pci_bus_size_bridges(dev->subordinate, &add_list);
2218 : 0 : up_read(&pci_bus_sem);
2219 : 0 : __pci_bus_assign_resources(bus, &add_list, NULL);
2220 [ # # ]: 0 : BUG_ON(!list_empty(&add_list));
2221 : 0 : }
2222 : : EXPORT_SYMBOL_GPL(pci_assign_unassigned_bus_resources);
|
