Branch data Line data Source code
1 : : // SPDX-License-Identifier: GPL-2.0-only 2 : : /* 3 : : * arch/arm/probes/decode.c 4 : : * 5 : : * Copyright (C) 2011 Jon Medhurst <tixy@yxit.co.uk>. 6 : : * 7 : : * Some contents moved here from arch/arm/include/asm/kprobes-arm.c which is 8 : : * Copyright (C) 2006, 2007 Motorola Inc. 9 : : */ 10 : : 11 : : #include <linux/kernel.h> 12 : : #include <linux/types.h> 13 : : #include <asm/system_info.h> 14 : : #include <asm/ptrace.h> 15 : : #include <linux/bug.h> 16 : : 17 : : #include "decode.h" 18 : : 19 : : 20 : : #ifndef find_str_pc_offset 21 : : 22 : : /* 23 : : * For STR and STM instructions, an ARM core may choose to use either 24 : : * a +8 or a +12 displacement from the current instruction's address. 25 : : * Whichever value is chosen for a given core, it must be the same for 26 : : * both instructions and may not change. This function measures it. 27 : : */ 28 : : 29 : : int str_pc_offset; 30 : : 31 : : void __init find_str_pc_offset(void) 32 : : { 33 : : int addr, scratch, ret; 34 : : 35 : : __asm__ ( 36 : : "sub %[ret], pc, #4 \n\t" 37 : : "str pc, %[addr] \n\t" 38 : : "ldr %[scr], %[addr] \n\t" 39 : : "sub %[ret], %[scr], %[ret] \n\t" 40 : : : [ret] "=r" (ret), [scr] "=r" (scratch), [addr] "+m" (addr)); 41 : : 42 : : str_pc_offset = ret; 43 : : } 44 : : 45 : : #endif /* !find_str_pc_offset */ 46 : : 47 : : 48 : : #ifndef test_load_write_pc_interworking 49 : : 50 : : bool load_write_pc_interworks; 51 : : 52 : : void __init test_load_write_pc_interworking(void) 53 : : { 54 : : int arch = cpu_architecture(); 55 : : BUG_ON(arch == CPU_ARCH_UNKNOWN); 56 : : load_write_pc_interworks = arch >= CPU_ARCH_ARMv5T; 57 : : } 58 : : 59 : : #endif /* !test_load_write_pc_interworking */ 60 : : 61 : : 62 : : #ifndef test_alu_write_pc_interworking 63 : : 64 : : bool alu_write_pc_interworks; 65 : : 66 : : void __init test_alu_write_pc_interworking(void) 67 : : { 68 : : int arch = cpu_architecture(); 69 : : BUG_ON(arch == CPU_ARCH_UNKNOWN); 70 : : alu_write_pc_interworks = arch >= CPU_ARCH_ARMv7; 71 : : } 72 : : 73 : : #endif /* !test_alu_write_pc_interworking */ 74 : : 75 : : 76 : 3 : void __init arm_probes_decode_init(void) 77 : : { 78 : : find_str_pc_offset(); 79 : : test_load_write_pc_interworking(); 80 : : test_alu_write_pc_interworking(); 81 : 3 : } 82 : : 83 : : 84 : 0 : static unsigned long __kprobes __check_eq(unsigned long cpsr) 85 : : { 86 : 0 : return cpsr & PSR_Z_BIT; 87 : : } 88 : : 89 : 0 : static unsigned long __kprobes __check_ne(unsigned long cpsr) 90 : : { 91 : 0 : return (~cpsr) & PSR_Z_BIT; 92 : : } 93 : : 94 : 0 : static unsigned long __kprobes __check_cs(unsigned long cpsr) 95 : : { 96 : 0 : return cpsr & PSR_C_BIT; 97 : : } 98 : : 99 : 0 : static unsigned long __kprobes __check_cc(unsigned long cpsr) 100 : : { 101 : 0 : return (~cpsr) & PSR_C_BIT; 102 : : } 103 : : 104 : 0 : static unsigned long __kprobes __check_mi(unsigned long cpsr) 105 : : { 106 : 0 : return cpsr & PSR_N_BIT; 107 : : } 108 : : 109 : 0 : static unsigned long __kprobes __check_pl(unsigned long cpsr) 110 : : { 111 : 0 : return (~cpsr) & PSR_N_BIT; 112 : : } 113 : : 114 : 0 : static unsigned long __kprobes __check_vs(unsigned long cpsr) 115 : : { 116 : 0 : return cpsr & PSR_V_BIT; 117 : : } 118 : : 119 : 0 : static unsigned long __kprobes __check_vc(unsigned long cpsr) 120 : : { 121 : 0 : return (~cpsr) & PSR_V_BIT; 122 : : } 123 : : 124 : 0 : static unsigned long __kprobes __check_hi(unsigned long cpsr) 125 : : { 126 : 0 : cpsr &= ~(cpsr >> 1); /* PSR_C_BIT &= ~PSR_Z_BIT */ 127 : 0 : return cpsr & PSR_C_BIT; 128 : : } 129 : : 130 : 0 : static unsigned long __kprobes __check_ls(unsigned long cpsr) 131 : : { 132 : 0 : cpsr &= ~(cpsr >> 1); /* PSR_C_BIT &= ~PSR_Z_BIT */ 133 : 0 : return (~cpsr) & PSR_C_BIT; 134 : : } 135 : : 136 : 0 : static unsigned long __kprobes __check_ge(unsigned long cpsr) 137 : : { 138 : 0 : cpsr ^= (cpsr << 3); /* PSR_N_BIT ^= PSR_V_BIT */ 139 : 0 : return (~cpsr) & PSR_N_BIT; 140 : : } 141 : : 142 : 0 : static unsigned long __kprobes __check_lt(unsigned long cpsr) 143 : : { 144 : 0 : cpsr ^= (cpsr << 3); /* PSR_N_BIT ^= PSR_V_BIT */ 145 : 0 : return cpsr & PSR_N_BIT; 146 : : } 147 : : 148 : 0 : static unsigned long __kprobes __check_gt(unsigned long cpsr) 149 : : { 150 : 0 : unsigned long temp = cpsr ^ (cpsr << 3); /* PSR_N_BIT ^= PSR_V_BIT */ 151 : 0 : temp |= (cpsr << 1); /* PSR_N_BIT |= PSR_Z_BIT */ 152 : 0 : return (~temp) & PSR_N_BIT; 153 : : } 154 : : 155 : 0 : static unsigned long __kprobes __check_le(unsigned long cpsr) 156 : : { 157 : 0 : unsigned long temp = cpsr ^ (cpsr << 3); /* PSR_N_BIT ^= PSR_V_BIT */ 158 : 0 : temp |= (cpsr << 1); /* PSR_N_BIT |= PSR_Z_BIT */ 159 : 0 : return temp & PSR_N_BIT; 160 : : } 161 : : 162 : 0 : static unsigned long __kprobes __check_al(unsigned long cpsr) 163 : : { 164 : 0 : return true; 165 : : } 166 : : 167 : : probes_check_cc * const probes_condition_checks[16] = { 168 : : &__check_eq, &__check_ne, &__check_cs, &__check_cc, 169 : : &__check_mi, &__check_pl, &__check_vs, &__check_vc, 170 : : &__check_hi, &__check_ls, &__check_ge, &__check_lt, 171 : : &__check_gt, &__check_le, &__check_al, &__check_al 172 : : }; 173 : : 174 : : 175 : 0 : void __kprobes probes_simulate_nop(probes_opcode_t opcode, 176 : : struct arch_probes_insn *asi, 177 : : struct pt_regs *regs) 178 : : { 179 : 0 : } 180 : : 181 : 0 : void __kprobes probes_emulate_none(probes_opcode_t opcode, 182 : : struct arch_probes_insn *asi, 183 : : struct pt_regs *regs) 184 : : { 185 : 0 : asi->insn_fn(); 186 : 0 : } 187 : : 188 : : /* 189 : : * Prepare an instruction slot to receive an instruction for emulating. 190 : : * This is done by placing a subroutine return after the location where the 191 : : * instruction will be placed. We also modify ARM instructions to be 192 : : * unconditional as the condition code will already be checked before any 193 : : * emulation handler is called. 194 : : */ 195 : : static probes_opcode_t __kprobes 196 : : prepare_emulated_insn(probes_opcode_t insn, struct arch_probes_insn *asi, 197 : : bool thumb) 198 : : { 199 : : #ifdef CONFIG_THUMB2_KERNEL 200 : : if (thumb) { 201 : : u16 *thumb_insn = (u16 *)asi->insn; 202 : : /* Thumb bx lr */ 203 : : thumb_insn[1] = __opcode_to_mem_thumb16(0x4770); 204 : : thumb_insn[2] = __opcode_to_mem_thumb16(0x4770); 205 : : return insn; 206 : : } 207 : : asi->insn[1] = __opcode_to_mem_arm(0xe12fff1e); /* ARM bx lr */ 208 : : #else 209 : 0 : asi->insn[1] = __opcode_to_mem_arm(0xe1a0f00e); /* mov pc, lr */ 210 : : #endif 211 : : /* Make an ARM instruction unconditional */ 212 : 0 : if (insn < 0xe0000000) 213 : 0 : insn = (insn | 0xe0000000) & ~0x10000000; 214 : : return insn; 215 : : } 216 : : 217 : : /* 218 : : * Write a (probably modified) instruction into the slot previously prepared by 219 : : * prepare_emulated_insn 220 : : */ 221 : : static void __kprobes 222 : : set_emulated_insn(probes_opcode_t insn, struct arch_probes_insn *asi, 223 : : bool thumb) 224 : : { 225 : : #ifdef CONFIG_THUMB2_KERNEL 226 : : if (thumb) { 227 : : u16 *ip = (u16 *)asi->insn; 228 : : if (is_wide_instruction(insn)) 229 : : *ip++ = __opcode_to_mem_thumb16(insn >> 16); 230 : : *ip++ = __opcode_to_mem_thumb16(insn); 231 : : return; 232 : : } 233 : : #endif 234 : 0 : asi->insn[0] = __opcode_to_mem_arm(insn); 235 : : } 236 : : 237 : : /* 238 : : * When we modify the register numbers encoded in an instruction to be emulated, 239 : : * the new values come from this define. For ARM and 32-bit Thumb instructions 240 : : * this gives... 241 : : * 242 : : * bit position 16 12 8 4 0 243 : : * ---------------+---+---+---+---+---+ 244 : : * register r2 r0 r1 -- r3 245 : : */ 246 : : #define INSN_NEW_BITS 0x00020103 247 : : 248 : : /* Each nibble has same value as that at INSN_NEW_BITS bit 16 */ 249 : : #define INSN_SAMEAS16_BITS 0x22222222 250 : : 251 : : /* 252 : : * Validate and modify each of the registers encoded in an instruction. 253 : : * 254 : : * Each nibble in regs contains a value from enum decode_reg_type. For each 255 : : * non-zero value, the corresponding nibble in pinsn is validated and modified 256 : : * according to the type. 257 : : */ 258 : 0 : static bool __kprobes decode_regs(probes_opcode_t *pinsn, u32 regs, bool modify) 259 : : { 260 : 0 : probes_opcode_t insn = *pinsn; 261 : : probes_opcode_t mask = 0xf; /* Start at least significant nibble */ 262 : : 263 : 0 : for (; regs != 0; regs >>= 4, mask <<= 4) { 264 : : 265 : : probes_opcode_t new_bits = INSN_NEW_BITS; 266 : : 267 : 0 : switch (regs & 0xf) { 268 : : 269 : : case REG_TYPE_NONE: 270 : : /* Nibble not a register, skip to next */ 271 : 0 : continue; 272 : : 273 : : case REG_TYPE_ANY: 274 : : /* Any register is allowed */ 275 : : break; 276 : : 277 : : case REG_TYPE_SAMEAS16: 278 : : /* Replace register with same as at bit position 16 */ 279 : : new_bits = INSN_SAMEAS16_BITS; 280 : 0 : break; 281 : : 282 : : case REG_TYPE_SP: 283 : : /* Only allow SP (R13) */ 284 : 0 : if ((insn ^ 0xdddddddd) & mask) 285 : : goto reject; 286 : : break; 287 : : 288 : : case REG_TYPE_PC: 289 : : /* Only allow PC (R15) */ 290 : 0 : if ((insn ^ 0xffffffff) & mask) 291 : : goto reject; 292 : : break; 293 : : 294 : : case REG_TYPE_NOSP: 295 : : /* Reject SP (R13) */ 296 : 0 : if (((insn ^ 0xdddddddd) & mask) == 0) 297 : : goto reject; 298 : : break; 299 : : 300 : : case REG_TYPE_NOSPPC: 301 : : case REG_TYPE_NOSPPCX: 302 : : /* Reject SP and PC (R13 and R15) */ 303 : 0 : if (((insn ^ 0xdddddddd) & 0xdddddddd & mask) == 0) 304 : : goto reject; 305 : : break; 306 : : 307 : : case REG_TYPE_NOPCWB: 308 : 0 : if (!is_writeback(insn)) 309 : : break; /* No writeback, so any register is OK */ 310 : : /* fall through... */ 311 : : case REG_TYPE_NOPC: 312 : : case REG_TYPE_NOPCX: 313 : : /* Reject PC (R15) */ 314 : 0 : if (((insn ^ 0xffffffff) & mask) == 0) 315 : : goto reject; 316 : : break; 317 : : } 318 : : 319 : : /* Replace value of nibble with new register number... */ 320 : 0 : insn &= ~mask; 321 : 0 : insn |= new_bits & mask; 322 : : } 323 : : 324 : 0 : if (modify) 325 : 0 : *pinsn = insn; 326 : : 327 : : return true; 328 : : 329 : : reject: 330 : : return false; 331 : : } 332 : : 333 : : static const int decode_struct_sizes[NUM_DECODE_TYPES] = { 334 : : [DECODE_TYPE_TABLE] = sizeof(struct decode_table), 335 : : [DECODE_TYPE_CUSTOM] = sizeof(struct decode_custom), 336 : : [DECODE_TYPE_SIMULATE] = sizeof(struct decode_simulate), 337 : : [DECODE_TYPE_EMULATE] = sizeof(struct decode_emulate), 338 : : [DECODE_TYPE_OR] = sizeof(struct decode_or), 339 : : [DECODE_TYPE_REJECT] = sizeof(struct decode_reject) 340 : : }; 341 : : 342 : 0 : static int run_checkers(const struct decode_checker *checkers[], 343 : : int action, probes_opcode_t insn, 344 : : struct arch_probes_insn *asi, 345 : : const struct decode_header *h) 346 : : { 347 : : const struct decode_checker **p; 348 : : 349 : 0 : if (!checkers) 350 : : return INSN_GOOD; 351 : : 352 : : p = checkers; 353 : 0 : while (*p != NULL) { 354 : : int retval; 355 : 0 : probes_check_t *checker_func = (*p)[action].checker; 356 : : 357 : : retval = INSN_GOOD; 358 : 0 : if (checker_func) 359 : 0 : retval = checker_func(insn, asi, h); 360 : 0 : if (retval == INSN_REJECTED) 361 : 0 : return retval; 362 : 0 : p++; 363 : : } 364 : : return INSN_GOOD; 365 : : } 366 : : 367 : : /* 368 : : * probes_decode_insn operates on data tables in order to decode an ARM 369 : : * architecture instruction onto which a kprobe has been placed. 370 : : * 371 : : * These instruction decoding tables are a concatenation of entries each 372 : : * of which consist of one of the following structs: 373 : : * 374 : : * decode_table 375 : : * decode_custom 376 : : * decode_simulate 377 : : * decode_emulate 378 : : * decode_or 379 : : * decode_reject 380 : : * 381 : : * Each of these starts with a struct decode_header which has the following 382 : : * fields: 383 : : * 384 : : * type_regs 385 : : * mask 386 : : * value 387 : : * 388 : : * The least significant DECODE_TYPE_BITS of type_regs contains a value 389 : : * from enum decode_type, this indicates which of the decode_* structs 390 : : * the entry contains. The value DECODE_TYPE_END indicates the end of the 391 : : * table. 392 : : * 393 : : * When the table is parsed, each entry is checked in turn to see if it 394 : : * matches the instruction to be decoded using the test: 395 : : * 396 : : * (insn & mask) == value 397 : : * 398 : : * If no match is found before the end of the table is reached then decoding 399 : : * fails with INSN_REJECTED. 400 : : * 401 : : * When a match is found, decode_regs() is called to validate and modify each 402 : : * of the registers encoded in the instruction; the data it uses to do this 403 : : * is (type_regs >> DECODE_TYPE_BITS). A validation failure will cause decoding 404 : : * to fail with INSN_REJECTED. 405 : : * 406 : : * Once the instruction has passed the above tests, further processing 407 : : * depends on the type of the table entry's decode struct. 408 : : * 409 : : */ 410 : : int __kprobes 411 : 0 : probes_decode_insn(probes_opcode_t insn, struct arch_probes_insn *asi, 412 : : const union decode_item *table, bool thumb, 413 : : bool emulate, const union decode_action *actions, 414 : : const struct decode_checker *checkers[]) 415 : : { 416 : : const struct decode_header *h = (struct decode_header *)table; 417 : : const struct decode_header *next; 418 : : bool matched = false; 419 : : /* 420 : : * @insn can be modified by decode_regs. Save its original 421 : : * value for checkers. 422 : : */ 423 : 0 : probes_opcode_t origin_insn = insn; 424 : : 425 : : /* 426 : : * stack_space is initialized to 0 here. Checker functions 427 : : * should update is value if they find this is a stack store 428 : : * instruction: positive value means bytes of stack usage, 429 : : * negitive value means unable to determine stack usage 430 : : * statically. For instruction doesn't store to stack, checker 431 : : * do nothing with it. 432 : : */ 433 : 0 : asi->stack_space = 0; 434 : : 435 : : /* 436 : : * Similarly to stack_space, register_usage_flags is filled by 437 : : * checkers. Its default value is set to ~0, which is 'all 438 : : * registers are used', to prevent any potential optimization. 439 : : */ 440 : 0 : asi->register_usage_flags = ~0UL; 441 : : 442 : 0 : if (emulate) 443 : 0 : insn = prepare_emulated_insn(insn, asi, thumb); 444 : : 445 : : for (;; h = next) { 446 : 0 : enum decode_type type = h->type_regs.bits & DECODE_TYPE_MASK; 447 : 0 : u32 regs = h->type_regs.bits >> DECODE_TYPE_BITS; 448 : : 449 : 0 : if (type == DECODE_TYPE_END) 450 : : return INSN_REJECTED; 451 : : 452 : 0 : next = (struct decode_header *) 453 : 0 : ((uintptr_t)h + decode_struct_sizes[type]); 454 : : 455 : 0 : if (!matched && (insn & h->mask.bits) != h->value.bits) 456 : 0 : continue; 457 : : 458 : 0 : if (!decode_regs(&insn, regs, emulate)) 459 : : return INSN_REJECTED; 460 : : 461 : 0 : switch (type) { 462 : : 463 : : case DECODE_TYPE_TABLE: { 464 : : struct decode_table *d = (struct decode_table *)h; 465 : 0 : next = (struct decode_header *)d->table.table; 466 : 0 : break; 467 : : } 468 : : 469 : : case DECODE_TYPE_CUSTOM: { 470 : : int err; 471 : 0 : struct decode_custom *d = (struct decode_custom *)h; 472 : 0 : int action = d->decoder.action; 473 : : 474 : 0 : err = run_checkers(checkers, action, origin_insn, asi, h); 475 : 0 : if (err == INSN_REJECTED) 476 : : return INSN_REJECTED; 477 : 0 : return actions[action].decoder(insn, asi, h); 478 : : } 479 : : 480 : : case DECODE_TYPE_SIMULATE: { 481 : : int err; 482 : 0 : struct decode_simulate *d = (struct decode_simulate *)h; 483 : 0 : int action = d->handler.action; 484 : : 485 : 0 : err = run_checkers(checkers, action, origin_insn, asi, h); 486 : 0 : if (err == INSN_REJECTED) 487 : : return INSN_REJECTED; 488 : 0 : asi->insn_handler = actions[action].handler; 489 : 0 : return INSN_GOOD_NO_SLOT; 490 : : } 491 : : 492 : : case DECODE_TYPE_EMULATE: { 493 : : int err; 494 : 0 : struct decode_emulate *d = (struct decode_emulate *)h; 495 : 0 : int action = d->handler.action; 496 : : 497 : 0 : err = run_checkers(checkers, action, origin_insn, asi, h); 498 : 0 : if (err == INSN_REJECTED) 499 : : return INSN_REJECTED; 500 : : 501 : 0 : if (!emulate) 502 : 0 : return actions[action].decoder(insn, asi, h); 503 : : 504 : 0 : asi->insn_handler = actions[action].handler; 505 : 0 : set_emulated_insn(insn, asi, thumb); 506 : 0 : return INSN_GOOD; 507 : : } 508 : : 509 : : case DECODE_TYPE_OR: 510 : : matched = true; 511 : : break; 512 : : 513 : : case DECODE_TYPE_REJECT: 514 : : default: 515 : : return INSN_REJECTED; 516 : : } 517 : : } 518 : : }